This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/interface-group/interface/f/interface-forum/1295662/ds160pt801-ds160pt801x16-evm-test
您好
请参阅随附的文件。 客户还附加了高级状态和眼图页面。 该文件似乎也会影响 IOMT 结果。 您能帮助检查附加的文件吗？
谢谢你。
e2e.ti.com/.../IO-Margin-report.pdf
尊敬的 David、Evan：
您能帮助我们来了解一下吗？
在您回复之后、Sam 可以与您一起阅读邮件。 谢谢！
您好、Zoe、
我们正在调查此问题、并会尽快与您联系。 我相信 David 目前在台北拜访客户、所以虽然本周他可能没有太多带宽、但我会告诉他。
此致！
Evan Su
当前 IOMT 报告似乎被切断了(PDF 生成的格式问题？)、但从我可以看到的测试结果来看、测试结果是灰色区域、与通过标准的边界线。 这并不是失败，而是需要运行更多的测试，可能会确定链路的稳定性。 从 GUI 屏幕截图中可以看出、重定时器输出对眼图的测量结果是可以的、但某些通道遇到的困难比其他通道多。
客户是否可以再运行几次 IOMT 测试并更正报告格式、以便我们可以看到更多详细信息？ 如果可以选择单独测试4个 PCIe 通道中的每一个、那也不失为一个好方法。
您好、Evan：
我会要求 Sam 在这里进行回复。
谢谢！
大家好：
你好。 我只确认 IOMT 失败不意味着 PCIe 第4代信号失败。
好的、让我们回到 TI GUI 工具。 如何使用重定时器演示板从您的 GUI 工具获得良好的眼图？ 谢谢你。
您好、Sam、
无法通过 GUI 进行太多的器件调整。 CTLE 和接收器 DFE 会自动调谐、通常不适合覆盖它们。 TX 预设也会作为 PCIe 链路的一部分自动协商、可以覆盖它们、但我需要首先向我的团队进行检查、因为我以前没有这样做。
从屏幕截图中可以看出、通道 A4和通道 A7 (均为下游)的眼图测量值最小、因此我假设它们是对 IOMT 测试影响最大的眼图。 在重定时器输出端可看到 A7的最小眼图宽度为0.59 UI、并且可看到它具有6：7：0 = P9的 TX 预设、这是最高之一。 我猜是 A7在重定时器和 CPU 之间具有更多的损耗、并且重定时器和链路正在尝试已使眼图变得难以打开。 如果是这样、则很难进一步推动它们、我们通常会检查电路板布局以查看可以改进的方面。
您是否可以按照我建议的方式运行 IOMT、以便检查每个通道的性能？ 查看是否所有通道都是边缘通道还是仅1-2个通道仍然很有帮助。
抱歉、英特尔 IOMT 工具无法测试每个通道。 IOMT 工具只能测试整个 PCIe 总线。 BTW。 IOMT 工具不是 PCIe 第4代的标准标准。 我们需要 检查 如何通过 TI SigCON Architect 3.1中的眼图监视器页面。 谢谢你。
此致、
李灿森
请向我们提供完整的 IOMT 报告,我可能会看到更多关于所测试的每条通道的性能的信息。 正如我所说、该线程所附的线程似乎存在格式问题。
Unknown 说：我们需要 检查 如何通过眼睛显示器页面
你能解释一下这个意思吗、我不太明白吗？ 眼图监视器页面会执行测量、但不会运行任何测试才能通过。
