This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DP83867E:复位后的 PHY MDIO 访问

Guru**** 1461930 points
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/1313192/dp83867e-phy-mdio-access-after-reset

器件型号:DP83867E

感谢您之前的回答。

我们已经测试过、可以在所有可能的 MDIO 地址的3µs 复位低脉冲后访问 PHY、但 PHY 在任何 MDIO 地址都没有应答。

更准确地说、PHY_ADD 自举引脚按如下方式连接:

RX_D0:未使用的引脚、保持开路(即无上拉/无下拉)

RX_D2 :通过100nF 串行电容器连接到 FPGA Microsemi Polarfire 输入,用于差分 SGMII 数据输出(无上拉/下拉)。

因此、希望为 RX_D0和 RX_D2选择模式1。

但我想知道在短路复位(3µs)期间、由于等效 RC 器件(串行100nF、9kR 下拉内部 PHY)的放电、SGMII 信号是否存在不稳定的电平。 实际上、这可以通过将复位增加到3ms (测试持续时间 x1000)来解决。

你怎么看? 如果在复位期间 RS_D2电压发生变化、那么 PHY 引脚搭接配置是什么?

您会推荐什么? 您是否遇到过 Phy 重置脉冲比3µs 大得多的喷射(几毫秒)?

非常感谢。

伊曼纽尔

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Emmanuel:

    我想在我身边检查一下:

    • 您的 PHY 是否能够建立链路?
    • 您能否向我们发送原理图、以便再次检查您的 SGMII 和 MDIO 信号。
    • 您能给我们发送一个 DP83867PHY 上的电源序列吗? VDDA、VDDIO 和 MDC 之间的上电序列。

    我们有 DP83867调试指南。 本文档将对您有所帮助:

    e2e.ti.com/.../snla246b.pdf

    --

    此致、

    林希尔曼