This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/interface-group/interface/f/interface-forum/1318057/dp83822i-the-high-low-threshold-voltage-for-both-mdc-and-mdio
您好！
只是仔细检查一下、当 VDDIO=3.3V 时、 MDC 和 MDIO 上的信号高输入电压为1.7V、它们的低输入电压为0.8V、是不是正确？
尊敬的 Zhang：
VIH 是 PHY 可识别为高电平或上拉电阻的最低电压、其定义为1.7V。 如果电压小于1.7V、PHY 将无法识别它是上拉还是下拉、从而导致降压级不均。 1.7V 是边界电压、我们仍然建议高电压信号的上拉电压等于 VDDIO、低电压信号的上拉电压等于0V。
--
此致、
林希尔曼
