This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DS90UB948-Q1:LVDS 差分输入电压阈值

Guru**** 678420 points
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/1317035/ds90ub948-q1-lvds-differential-input-voltage-threshold

器件型号:DS90UB948-Q1

在 DOC slld009的第22页。   输入电压阈值用于接收器、只有 Vit 超过100mV、接收器将获得信号、如果低至100mV、它将忽略该信号、作为通信电压。

https://www.ti.com/lit/pdf/slld009

 差分输入电压阈值
传输线路的输入信号是驱动器输出电压;差分接收器必须检测
版本。 为接收器考虑的第一个参数是差分输入电压阈值 VIT、因为它
定义了改变接收器输出状态所需的电压。 指定的最大和最小 VIT
建立 VIT 限制、高于或低于这些限制的差分电压可确保接收器指示
其输出端具有有效的逻辑状态。
EIA/TIA-644-A 标准规定了所有标准下的最大为100mV、最小 VIT 为–100mV
整个 CMTI 工作条件和输入共模电压范围内的变化情况。 驱动器差分电压为150伏时、
247mV 的输出电压、这将提供147mV 的最差情况差分噪声裕量。 尽管这可能
看起来值很小、平衡良好的差分传输系统中的干扰几乎会
无差分噪声。
除了 TIA/EIA-899驱动器的最低输出电压外、符合标准的接收器必须具有
对于1类接收器、最大为50mV、最小 VIT 为–50mV、最小差分为400mV
噪声容限。 TIA/EIA-899还指定了2类接收器、具有150mV 的最大 VIT 和最小值
50mV。 2类接收器的偏移 VIT 允许0V 差值成为有效的总线状态、并适用于
有线逻辑信号传输或失效防护措施。 图2–3显示了输入电压的图形化汇总
阈值

在948之类的转移装置处、它标记为 P/N Cross 作为测试点?

在948数据表第20页

www.ti.com/.../ds90ub948-q1

图6-10. FPD-Link 发送器脉冲位置

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    该数据表将交叉点定义为时序规格的基础。 但是、接收器可以检测差分输入电压介于−100mV 和+100mV 之间的任何点的边沿。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    我想知道我是否检查时间序列、我需要遵循 接收器 Vit 超过100mV 的值。 交叉点之间的区别。 差异并不相同。  

    但在 DLPC230中、接收器未定义 TIP1。  --图6-4

    www.ti.com/.../dlpc230-q1.pdf

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、灰:

    您能分享一下您系统的方框图吗? 如果您愿意、可以随时通过 E2E 消息私人发送给我。

    此致!

    尼古拉斯

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    好的、这是器件的简单块。 LVDS 信号测试必须测试电压和序列。

    I CHECK 948正时  

    和82108时序、之后是

    我对时序有疑问、并检查 LVDS 协议以确保测试结果。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    我只能代言系统中的 FPD-Link 组件(DS90UB948)。 考虑到这一点、 您的问题是关于 DS90UB948或 DLPC230组件? 我不太确定我是否遵循提问的思路。

    此致!

    尼古拉斯

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Nikolas:ñ o

     现在仅讨论 FD-LINK 948。 我想知道948 LVDS 时序、如果按照交叉点进行?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Grey、

    我仍不确定我是否关注问题。 但是、FPD-Link 组件不会偏离 LVDS 标准、因此、无论您在 LVDS 标准中看到什么、都是您在948时应该出现的行为。

    这可以回答您的问题吗? 如果没有、请重新表述、以便我为您提供最好的帮助。

    此致!

    尼古拉

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    好的。 我获取信息

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    好的、我将继续、关闭该主题。  

    此致!

    尼古拉斯