This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SN65LVDS117:不确定我是否应该购买 SN65LVDS117来对输入时钟信号50MHz 进行分频。

Guru**** 1143070 points
Other Parts Discussed in Thread: LMK1C1108, SN74LVC125A, SN74LV125A, SN74AHC541, SN65LVDS117, LMK1C1104, SN74AHC125, SN74LV541A, SN74LVC541A
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/1326668/sn65lvds117-not-sure-if-i-should-buy-sn65lvds117-for-dividing-input-clock-signal-50mhz

器件型号:SN65LVDS117
主题中讨论的其他器件: LMK1C1104SN74AHC125、LMK1C1108 、SN74LV125A、SN74LVC125A、 SN74LV541ASN74LVC541A、SN74AHC541

早上好!

我希望实现一个由30 -50MHz 时钟信号组成的设计、这些时钟信号在4-8个通道之间分配。 让我解释一下、我需要一个集成电路、其中放置一个在3.3V 和 GND 之间变化的数字输入信号、我希望集成电路提供3.3V 和 GND 之间的 X 输出。
我一直在查看你们拥有的中继器、我已经看到了这些差异、其中包括 SN65LVDS117。 实际上我的信号将不会有差分信号、因为输入 A 将在3.3V 和 GND 之间变化、但输入 B 将始终为 GND。
从我所看到的集成情况来看、如果 A 和 B 之间的差异大于100mV、它会将输出的 Y 通道设置为高电平、将输出的 Z 通道设置为低电平。 然而、当输入时钟信号 A 下降到低于3.3V 到 GND 时、可能出现一个瞬态和过振荡、即连接到 B 的 GND 的电压高于 A 并将 Z 设置为高电平、将 Y 设置为低电平、这是一个非常大的问题。 我始终希望 Z 处于低电平、Y 是在高电平和低电平之间变化的值。
此外、当我希望电压为3.3V-0V 时、我注意到的输出为340mV。
因此、我想知道您是否有具有我所述特性的中继器、是否可能是它不是差分且输出在3.3V 和 GND 之间振荡。

我希望你能帮我。 提前感谢您。  

祝您度过美好的一天!

佩德罗

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    LVDS 中继器设计用于 LVDS 信号。

    有 LMK1C1104/LMK1C1108等时钟缓冲器。 但您也可以使用普通逻辑缓冲器、例如 SN74LVC125A/SN74LVC541A/SN74AHC125/SN74AHC541/SN74LV125A/SN74LV541A。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Pedro:

    LVDS 的最大电压摆幅为450mV。 正如 Clemens 提到的、时钟缓冲器或逻辑缓冲器可用于您所描述的应用。

    要缩小搜索范围、请尝试在相应页面上使用筛选工具:

    1. 时钟缓冲器产品选择| TI.com

    2. 同相缓冲器和驱动器| TI.com 

    此致、Amy

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    感谢克莱门斯!

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    谢谢 Amy :)