[参考译文] DP83867CS：1000BASE-T 合规性测试差异 A、B 峰值输出电压故障

尊敬的用户：

1000Base-T 合规规范非常严格、但我相信我们可以解决这个问题。 除此峰值 A/B 差异外、是否所有其他测试都通过？ 如果是这样、我们的状况很好、因为在我看来、现在的失败是微不足道的。 只是为了确认、我们是否使用 SNLA239中提供的脚本 ？  

如果是、您是否可以添加额外的寄存器写入？ 在寄存器0x1F = 8000之后、写入寄存器0x0 = 0140。 请告诉我这是如何影响测试的。

此致、

Alvaro

尊敬的 Alvaro：

感谢您的回答。
我们将在下面给出解答。

>1000Base-T 合规性规范很严格、但我相信我们可以解决这一问题。
>除此峰值 A/B 差异外、是否所有其他测试均通过？
所有测试尚未完成、但仅进行了1000BASE-4测试。
请参阅下面随附的文件。
此外、当前故障位置是以下两个位置：
将在以后测量主器件抖动(带 TX_TCLK)。
<1000BASE-Fail Item>
・差分 A、B 峰值输出电压(无干扰信号)
・差分 A、B 峰值输出电压(含干扰信号)

>如果是这样,那么我们处于相当好的状态,因为现在的失败在我看来是微不足道的。
>只是为了确认,我们是否使用 SNLA239中提供的脚本?
>如果是、是否可以添加额外的寄存器写入？ 在寄存器0x1F = 8000之后、写入寄存器0x0 = 0140。
>请告诉我这对测试有何影响。
我们根据以下 sla239b 指令进行了测试。
因此、我相信已经采取了上述步骤。
然而、当我们重新查看乙醚合规性测试程序手册时、我们发现 snla239c 已于2023年更新。
我是否应遵循下面的 snla239c 步骤？
另外、您能告诉我为什么更改了测试程序吗？

snla239b】的【1000 Base 测试模式1步骤

snla239c】的【1000 Base 测试模式1步骤

此致、

尊敬的用户：

感谢您指出这一点、我将在内部与我的团队讨论为什么删除它。 请继续使用 Rev B 脚本。  您能否分享完整的报告、我也可以在其中看到波形？

此致、

Alvaro

尊敬的 Alvaro：

感谢您的回答。
我们将在下面给出解答。

>请您分享完整的报告、我也可以在其中看到波形？
我想分享之前使用 Rev B 脚本获得的结果。
请查看下面的结果。
另外、可以将该报告与1000 Base-T、差分 A、B PEAK 输出电压的结果分享吗？
如有任何遗漏、请联系我们。

1.No4测试结果
(1)差分 A、B 峰值输出电压(无干扰信号)
①PAIRA μ A
e2e.ti.com/.../No4_5F00_ETH_5F00_1G_5F00_TESTMODE1_5F00_PAIRA_5F00_DIF_5F00_PEAKA_2600_B_5F00_WITHOUT_5F00_DUSTURB_5F005F00_1.pdf
②PAIRB μ A

e2e.ti.com/.../No4_5F00_ETH_5F00_1G_5F00_TESTMODE1_5F00_PAIRB_5F00_DIF_5F00_PEAKA_2600_B_5F00_WITHOUT_5F00_DUSTURB_5F00_NG_5F00_1.pdf

③PAIRC μ A

e2e.ti.com/.../No4_5F00_ETH_5F00_1G_5F00_TESTMODE1_5F00_PAIRC_5F00_DIF_5F00_PEAKA_2600_B_5F00_WITHOUT_5F00_DUSTURB_5F00_1.pdf

④PAIRD μ A

e2e.ti.com/.../No4_5F00_ETH_5F00_1G_5F00_TESTMODE1_5F00_PAIRD_5F00_DIF_5F00_PEAKA_2600_B_5F00_WITHOUT_5F00_DUSTURB_5F00_1.pdf

(2)差分 A、B 峰值输出电压(含干扰信号)
①PAIRA μ A

e2e.ti.com/.../No4_5F00_ETH_5F00_1G_5F00_TESTMODE1_5F00_WITH_5F00_DISTURB_5F00_PAIRA_5F00_1.pdf

②PAIRB μ A

e2e.ti.com/.../No4_5F00_ETH_5F00_1G_5F00_TESTMODE1_5F00_WITH_5F00_DISTURB_5F00_PAIRB_5F00_1_5F00_NG.pdf

③PAIRC μ A

e2e.ti.com/.../No4_5F00_ETH_5F00_1G_5F00_TESTMODE1_5F00_WITH_5F00_DISTURB_5F00_PAIRC_5F00_1.pdf

④PAIRD μ A

e2e.ti.com/.../No4_5F00_ETH_5F00_1G_5F00_TESTMODE1_5F00_WITH_5F00_DISTURB_5F00_PAIRD_5F00_1.pdf

此致、

尊敬的用户：

感谢您发送所有报告。 很高兴看到只有通道 B 受到影响。 使用相同的 RevB 脚本、而不是0x25=0480、您是否可以尝试0x25 = 0x420？

这将仅将波形输出到通道 B。 您还能分享原理图吗？

此致、

Alvaro

尊敬的 Alvaro：

感谢您的回答。
我们将在下面给出解答。

>很高兴看到只有频道 B 受影响。 使用相同的 RevB 脚本、而不是0x25=0480、您是否可以尝试0x25 = 0x420？
我们在4号电路板上配置了上述寄存器。
然后、我在示波器上确认波形仅在通道 B 上输出
之后、我对其进行了测试、但结果失败。
我们将在下面分享结果。

1.测试结果
(1)差分 A、B 峰值输出电压(无干扰信号)
①Board_No 4
②Test 结果
测试次数：POINTA[mV]、POINTB[mV]
：时间：700.1718.9 μ s 失败
：次：700.1717.5 μ s 失败
第3次：：700.3716.7 μ s 失败
μ ③Report 文件
·这是第一次

e2e.ti.com/.../No4_5F00_ETH_5F00_1G_5F00_TESTMODE1_5F00_REG0x25_5F00_0x420_5F00_PAIRB_5F00_WITHOUT_5F00_DISTURB_5F00_NG_5F00_1.pdf

 ·第二次

e2e.ti.com/.../No4_5F00_ETH_5F00_1G_5F00_TESTMODE1_5F00_REG0x25_5F00_0x420_5F00_PAIRB_5F00_WITHOUT_5F00_DISTURB_5F00_NG_5F00_2.pdf

 ·第三次

e2e.ti.com/.../No4_5F00_ETH_5F00_1G_5F00_TESTMODE1_5F00_REG0x25_5F00_0x420_5F00_PAIRB_5F00_WITHOUT_5F00_DISTURB_5F00_NG_5F00_3.pdf

>您能否分享原理图？
下图所示为电路图。

e2e.ti.com/.../schematic_5F00_ETHER_5F00_240422.xlsx

我们还将在以下主题中分享实施"原理图检查清单、布局检查清单"等的结果。
有关详细信息、请参阅下面的主题。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/1343001/dp83867cs-10base-te-compliance-test-peak-difference-voltage-result-fails/5145034?tisearch=e2e-sitesearch&keymatch=%252520user%25253A431079#5145034

此致、

尊敬的用户：

感谢您提供的报告和原理图。 请允许我在一周末之前查看您的原理图。

此致、

Alvaro

尊敬的 Alvaro：

感谢您的回答。

>请允许我在一周结束前查看您的示意图
感谢您确认以上内容。

我们还对该问题进行了缺陷分析。
我们对13号电路板的 CHANNELA 进行了以下分析、分析结果出现了问题。
另请分享以下内容。

1.测试项目
・1000 Base-T、差分 A、B 峰值输出电压(无干扰信号)

2.考试内容①
(1)正常合规性测试
・使用 CHANNELA 上的测试 FUXTURE 进行了正常合规性测试、配置如下。
(测量系统：图1)

(2)测试结果
・在 PHY 输出端、POINTA 和 POINTB 之间的差异约为20mV、从而导致故障。

3.考试内容②
(1) PHY 输出端的合规性测试
接下来、我们移除了外部滤波器、以查看 PAIRA 的 MDI 线路是否存在问题。
然后、使用交流耦合和100Ω 终止 PHY PAIRA 输出端、并测量差值 A、B 峰值输出电压。
上述测量值不包括变压器、外部滤波器、连接器等

(测量系统：图2)

(2)测试结果
・在 PHY 输出端、POINTA 和 POINTB 之间的差异约为20mV、从而导致故障。

以上测试内容①和测试内容②的 POINTA 和 B 之间的差异几乎相同。
因此、我认为原因是 PHY 输出端出现了大约20mV 的偏差
请告诉我 PHY 输出端偏差约20mV 的原因
基于上述结果、请告知我任何改进措施。

此致、

尊敬的用户：

在评论您最近的帖子之前、我将首先审核原理图。 我将在一周结束前再次答复。

此致、

Alvaro

尊敬的用户：

我查看了原理图中的 MDI 部分、有一个关于您拥有的多个 CMC 的问题。 磁体前面有一个、磁体中包含一个、磁体后面有一个(连接器前面)。 我们是否可以尝试移除连接器前面的第三个磁性元件？

您能否 同时尝试以下各项、以了解其对结果有何影响？

• 是否要在测试之前增大寄存器 A0？ 读取它的当前值、并把它增加2。 例如、如果默认值为705、则增加到707。
• 设置寄存器0x25 = 0400。 这仅输出到通道 A、而不是所有通道。  

此致、

Alvaro

尊敬的 Alvaro：

感谢您的回答。
请告诉我以下情况。

再次执行此操作会很麻烦、因此请检查以下几点。

【确认详情1】
>我们是否可以尝试移除连接器前面的第三个磁性元件?
我们希望使用以下配置确认差值 A、B 峰值输出电压(无干扰信号)测试。
此外、检查结构是否正确？

【确认详情2】
CHANNELA 故障的主板为第13号。
我想在第13号电路板上执行上述确认、对吗？

【确认详情3】
我想尝试下表中的内容。
以下内容是否合适？

【确认详情4】
请分享您的原理图验证结果。
另外、此问题是否有任何问题？

【确认详情5】
您能回答一下[问题2]吗？
我想我们也有类似的问题。
请告诉我它是如何改进的。

【确认详情6】
根据之前的调查结果,测试内容①和测试内容②的 POINTA 和 B 之间的差异几乎相同。
因此、我认为原因是 PHY 输出端出现了大约20mV 的偏差
请告诉我 PHY 输出端偏差约20mV 的原因

另外、从下周开始我就要外出度假、所以我会在5月7日以后回复。

此致、

尊敬的用户：

您的考试结构正确。 使用板编号 13是可以的、内容(A0的不同值)是好的。 A0和 A1将有助于调节输出电压。

在差分对 A 之间连接100 Ω 可确认其为 PHY 的输出。 我想确认您使用什么示波器设置来运行此测试。

享受您的假期！

此致、

Alvaro

尊敬的 Alvaro：

感谢您的回答。

我们在13号电路板上使用上述寄存器设置进行了测试。
但是、即使在调整 VOD 后、结果也是失败的。
我们将在下面分享结果。

1.测试结果

2.报告文件
(1)当设置 A0[3：0]_0x07时
e2e.ti.com/.../No13_5F00_ETH_5F00_1G_5F00_TESTMODE1_5F00_REG0x25_5F00_0x400_5F00_REG0xA0_5F00_0x0707_5F00_PAIRA_5F00_WITHOUT_5F00_DISTURB_5F00_NG_5F00_1.pdf

(2)当设置 A0[3：0]_0x09时
e2e.ti.com/.../No13_5F00_ETH_5F00_1G_5F00_TESTMODE1_5F00_REG0x25_5F00_0x400_5F00_REG0xA0_5F00_0x0709_5F00_PAIRA_5F00_WITHOUT_5F00_DISTURB_5F00_NG_5F00_1.pdf

(3)当设置 A0[3：0]_0x0B 时
e2e.ti.com/.../No13_5F00_ETH_5F00_1G_5F00_TESTMODE1_5F00_REG0x25_5F00_0x400_5F00_REG0xA0_5F00_0x070B_5F00_PAIRA_5F00_WITHOUT_5F00_DISTURB_5F00_NG_5F00_1.pdf

(4)当设置 A0[3：0]_0x0D 时
e2e.ti.com/.../No13_5F00_ETH_5F00_1G_5F00_TESTMODE1_5F00_REG0x25_5F00_0x400_5F00_REG0xA0_5F00_0x070D_5F00_PAIRA_5F00_WITHOUT_5F00_DISTURB_5F00_NG_5F00_1.pdf

(5)当设置 A0[3：0]_0x0E 时
e2e.ti.com/.../No13_5F00_ETH_5F00_1G_5F00_TESTMODE1_5F00_REG0x25_5F00_0x400_5F00_REG0xA0_5F00_0x070E_5F00_PAIRA_5F00_WITHOUT_5F00_DISTURB_5F00_NG_5F00_1.pdf

(6)当设置 A0[3：0]_0x0F 时
e2e.ti.com/.../No13_5F00_ETH_5F00_1G_5F00_TESTMODE1_5F00_REG0x25_5F00_0x400_5F00_REG0xA0_5F00_0x070F_5F00_PAIRA_5F00_WITHOUT_5F00_DISTURB_5F00_NG_5F00_1.pdf

根据上述结果、通过调整 VOD 来增加差分电压。 (0x0F 设置除外)
然而、POINTA 和 B 之间的差异没有变化
与前面的验证结果类似、我们可以看到在 PHY 输出端存在约20mV 的偏差
因此、我认为原因是 PHY 输出端出现了大约20mV 的偏差
请告诉我在 PHY 输出端出现大约20mV 偏差的原因以及如何改进此偏差。

另外、我们不明白您为什么没有回答我们的问题。
您能回答以下问题吗？

--------------- 上一个问题--------------------------------------------------------
【确认详情4】
请分享您的原理图验证结果。
另外、此问题是否有任何问题？

【确认详情5】
您能回答一下[问题2]吗？
我想我们也有类似的问题。
请告诉我它是如何改进的。

【确认详情6】
根据之前的调查结果,测试内容①和测试内容②的 POINTA 和 B 之间的差异几乎相同。
因此、我认为原因是 PHY 输出端出现了大约20mV 的偏差
请告诉我 PHY 输出端偏差约20mV 的原因
--------------------------------------------------------

此致、

尊敬的用户：

欢迎回来！ 我没有看到这个,直到一天结束,明天会回复。 感谢您的耐心。

此致、

Alvaro

尊敬的用户：

请查看随附的 DP83867 PMA 报告。 在指示增加寄存器0xA0值之前、我们是否可以通过减小值来再次执行测试？ 为了简化一切,我们可以专注于在合规性测试装置上运行测试,以减少"活动部件"的数量。 在侧面注释中、我取出了  板载 DP83867的 TMDS64EVM 并对其运行合规性测试。 它也进行传递(使用 SNLS239B 中的脚本)。

此致、

Alvaro

尊敬的 Alvaro：

感谢您的回答。

>在指示增加寄存器0xA0值之前、我们是否可以通过减小值来重新执行测试？
我在电路板13上使用以下寄存器设置进行了测试。
然而、虽然 POINTA 和 B 的差异减小、但结果为失败。
此外、裕度没有变化。

我们将在下面分享结果。

1.测试结果

2.报告文件
(1)当设置 A0[3：0]_0x05时
e2e.ti.com/.../No13_5F00_ETH_5F00_1G_5F00_TESTMODE1_5F00_REG0x25_5F00_0x400_5F00_REG0xA0_5F00_0x0705_5F00_PAIRA_5F00_WITHOUT_5F00_DISTURB_5F00_NG_5F00_1.pdf

(2)当设置 A0[3：0]_0x03时
e2e.ti.com/.../No13_5F00_ETH_5F00_1G_5F00_TESTMODE1_5F00_REG0x25_5F00_0x400_5F00_REG0xA0_5F00_0x0703_5F00_PAIRA_5F00_WITHOUT_5F00_DISTURB_5F00_NG_5F00_1.pdf

(3)当设置 A0[3：0]_0x01时
e2e.ti.com/.../No13_5F00_ETH_5F00_1G_5F00_TESTMODE1_5F00_REG0x25_5F00_0x400_5F00_REG0xA0_5F00_0x0701_5F00_PAIRA_5F00_WITHOUT_5F00_DISTURB_5F00_NG_5F00_1.pdf

>请查看随附的 DP83867 PMA 报告。
>请注意、我使用了板载 DP83867的 TMDS64EVM、并对其运行合规性测试。
>它也被传递(使用 SNLS239B 中的脚本)。
我们目前正在确认上述内容。

此致、

尊敬的用户：

我们是否还可以尝试将输出设置为单通道(而不是所有通道)并降低寄存器0xA3的值、这样可以调整滤波器设置。

此致、

Alvaro

尊敬的 Alvaro：

感谢您的回答。

我对上述说明有一些疑问、请告知以下内容：

>我们是否还可以尝试将输出设置为单通道(而不是所有通道)
以上指令将0x400设置为 TESTMODE_CTRL_REG (ADRRESS=0x25)的理解是否正确？

>并减小寄存器0xA3的值、这样可以调整滤波器设置。
我查看了数据表、但没有提及地址0xA3。
请告诉我以下几点。
当我读取 REG 0xA3时、看到的值为0x1010。
请告诉我应如何降低价值。
此外、该寄存器的调整寄存器是否会过滤 0xA3[15：0]的16位数据？

此致、

尊敬的用户：

阿尔瓦罗将在这一周结束,并将在下周返回。 请预计会有延迟。 为了帮助推进对话：

寄存器0x25命令似乎正确。 您可以根据其他通道应该静默的设置对此进行验证。

您是否看到在您这边启用了所有通道(寄存器0x25 = 0x480)、这种对称性更差？

最新版本的数据表中将会提供新信息、但对于通道 A、需要启用寄存器0xA2[13]、如果启用、则根据默认值向下调整[12：8]。 例如、如果寄存器0xA2的默认值为0x1010、则要通过点击来调整较低值、则相应的值应为0x2E10。

此致、

Gerome.

尊敬的 Gerome：

感谢您的回答。
我们将在下面给出解答。

>阿尔瓦罗将在一周内行动,并将在下周返回。 请预计会有延迟。
我理解以上问题。

>您是否看到,如果所有通道都启用(寄存器0x25 = 0x480 ),这种对称性更差?
我再次测试。
结果、差值 A、B 峰值输出电压的 POINTA 和 POINTB 之差未发生变化。
此外、从下面的结果可以看出、有大约20mV 的差异。
因此、我认为即使所有通道都设置为启用(REG0x25=0x480)、对称性也不会恶化。

>数据表的最新版本中将会出现新信息、但对于通道 A、
>Reg 0xA2[13]需要启用、如果启用、则根据其默认值向下调整[12:8]。
>例如、如果寄存器0xA2的默认值为0x1010、则要通过单击调整下限值、则该值应为0x2E10。
下面报告了更改寄存器0xA2[13：8]后的测试结果。
但是、A 和 B 之间的差值并没有改变峰值输出电压。
我怀疑通道 A 寄存器错误。

由于上述结果、我更改了 REG_0xA2[5：0]并执行了测试。
由于 A、B 峰值输出电压之差不断变化、我认为通道 A 的寄存器设置是有效的。
关于通道 A 的寄存器、REG_0xA2[5：0]是否正确？

此外、根据上述结果、通过减小滤波器调整寄存器(0xA2[5：0])、
我们假设 POINTA 和 POINTB 之间的差异会较小、但裕度保持不变。
该寄存器 REG_0xA2[15：0]有什么影响？
它是一个用于调整 POINTA 和 POINTB 之间差异的寄存器吗？

此致、

您好！

感谢您的提问。 寄存器0xA2映射正确、非常抱歉。 这用于线路驱动器滤波、如果递减它、则表示对称性具有正相关性。 您会看到裕度已下降0.1%。 如果您结合使用所有通道测试设置(寄存器0x25)来实施此设置、会发生什么情况？

此致、

Gerome.

尊敬的 Gerome：

感谢您的回答。
我们将在下面给出解答。

>如果您将此设置与所有通道测试设置(寄存器0x25)结合使用、会发生什么情况？
我们配置并测试了所有通道设置(寄存器0x25=0x480)和滤波器调整寄存器(寄存器0xA2[5：0])。
因此、线路驱动器的差分峰值输出电压裕度似乎降低了0.1%。
请查看下面的结果。

此外、我们有 VOD 调整(REG_A0[3：0])、滤波器调整寄存器(REG_A2[5：0])、TESTMODE1输出通道设置(REG_0x25)
我更改了它并检查了内容。
然而、POINTA 和 POINTB 之间的裕度并未改善。
如果有任何其他设置需要检查、请告知我们。

我们还分享了电路图等
但是、确认结果尚未共享。
例如、您能否告诉我电路图上是否有关于晶体振荡器、电源、RBIAS 电阻器等的任何信息、这些信息可能会影响这个问题？

此致、

您好！

假设这与我们在之前的主题中讨论的设计相同、我认为我们已经讨论过 RBias 电阻器、Alvaro 也讨论了关于额外 CMC 的担忧。 这些问题是否已解决？

此致、

Gerome.

尊敬的 Gerome：

感谢您的回答。
我们将在下面给出解答。

>Alvaro 也与额外的 CMC 讨论了关切。
有。 从 Alvaro 的回答来看、外部 CMC 筛选器似乎存在问题。
因此、我们移除外部 CMC 过滤器并执行以下验证。

测试 content① μ V
(1)测量点
在 PHY・端测量 Δ R

(2)测试配置
・移除外部滤波器、并在 PHY 输出端测量

(3)测试结果

◆从上面的测试结果中、可以看出在 PHY 输出端有一个大约20mV 的偏差

测试 content② μ V
(1)测量点
在磁性元件的输出端测量・μ A

(2)测试配置
・删除外部过滤器并更改为0Ω。 在磁性元件的输出端测量

(3)测试结果

◆从上面的测试结果可以看出、磁性元件的输出端存在大约20mV 的偏差。
目前、我们已收到有关针对上述配置执行验证测试的说明。
此外、VOD 调整(REG_A0[3：0])、滤波器调整寄存器(REG_A2[5：0])、TESTMODE1输出通道设置(REG_0x25)
我更改了它并进行了测试。
然而、POINTA 和 POINTB 之间的差异没有改善。
因此、我们认为外部 CMC 滤波器不会受到影响。
然而、关于外部过滤器这一令人担忧的问题、由于阿尔瓦罗先生本周休假、我无法确认。

测试 content③ μ V
(1)测量点
・装置结束时测量的电流为2 μ A

(2)测试配置
我们定期进行合规性测试。
此外、我们正在使用具有以下配置的测试装置对 CHANNELA 进行测试。

(3)测试结果

◆从上面的测试结果可以看出、即使在测试装置端也存在大约20mV 的偏差

从上面的结果可以看出,POINTA 和 B 在测试内容①、测试内容②和测试内容③上的差异几乎相同。
PHY 输出端 POINTA 和 B 之间的差异与测试装置端的差异相同
因此、我认为问题是在 PHY 的输出端 POINTA 和 B 之间存在差异。
因此、在 PHY 输出端 POINTA 和 POINTB 之间的差值约为20mV、除非该差值减小、
我认为这个问题不会消失。

>假设这与我们在上一主题中讨论的设计相同、
有。 下面是类似的主题。
我们还分享了该主题(原理图检查清单和布局检查清单)。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/1343001/dp83867cs-10base-te-compliance-test-peak-difference-voltage-result-fails/5145034?tisearch=e2e-sitesearch&keymatch=%252520user%25253A431079#5145034

>我相信我们已经讨论过 RBias 电阻器
否
我们分享原理图、检查清单、测试结果等。
但是、即使我再次询问检查结果、我也没有收到答案。
10kΩ、1KΩ→11KΩ 更改 RBIAS 电阻(Δ R +Δ R + 0Ω)而未执行测试。
执行上述测试是否更好？
此外、在 PHY 输出端 POINTA 和 POINTB 之间的差异大约相差20mV、所以我想检查 PHY 电路配置是否存在问题。
因此、我们想知道查看下面电路图的结果。

此致、

您好！

我们的最佳指导是使用11k 电阻器、因为10k + 1k 可能具有复合的单个变化、从而为 PHY 提供单向 RBIAS 值。 我建议查看使用焊料短路的11k 是否会生效。

此致、

Gerome.

尊敬的 Gerome：

感谢您的回答。
我们将在下面给出解答。

>我建议看一个11k 的焊料短路是否会有任何变化。
在电路板13中、RBIAS 电阻从10kΩ Ω 1KΩ Ω 更改为11KΩ±0.5%。
然后、我检查 RBIAS 电压是否为1.006V、并运行测试。
然而、POINTA 和 POINTB 的差值在20mV 时保持不变、结果出现故障。

1.如何改变 RBIAS 电阻
・10kΩ 和1KΩ 已删除、并且安装了11KΩ±0.5%的产品、如下所示。

2.测试确认结果
・请参考以下结果。

从上述结果来看、RBIAS 电阻似乎不受影响。
另外、请告诉我是否还有其他我应该检查的要点。

此致、

您好！

感谢您的答复。 我们将在下周通过进一步的实验作出回应。 您能说明您看到此问题的电路板有多少块吗？

此致、

Gerome.

尊敬的 Gerome：

感谢您的回答。
我们将在下面给出解答。

>您能提供您看到此问题的主板的数量吗？
6个电路板中有4个在差分 A、B 峰值输出电压(无干扰信号)测试中失败。
此外、发生故障的端口在 CHANNELA、B 和 D 中的位置不同
有关详细信息、请参阅以下结果。

此致、

尊敬的用户：

我今天回来了,请允许我再有一天审查什么 Gerome 建议,并得到回复你最近的帖子.

此致、

Alvaro

尊敬的用户：

我想对该线程进行某种程度的复位、然后再次从基础知识开始。 您有6个电路板中的4个电路板出现峰值 A 和 B 对称故障。 我还有您的原理图文件、我可以再次进行检查、但您是否发送过布局？ 我找到了填写好的布局清单、但是否有办法将文件本身发送给我以供查看？

此致、

Alvaro

尊敬的 Alvaro：

感谢您的回答。

我们将在下面分享 PCBLAYOUT 图。
请参考以下材料。

e2e.ti.com/.../PCB_5F00_LAYOUT_5F00_240522.xlsx

此致、

感谢用户、

请查看随附的有关原理图的评论。  请在一周结束前查看布局。  

e2e.ti.com/.../DP83867_5F00_Schematic_5F00_Design_5F00_Review_5F00_Olympus.xlsx

此致、

Alvaro

尊敬的 Alvaro：

感谢您的回答。
我们将在下面给出解答。

>请查看我对原理图的评论
我们已对下方所附原理图检查清单中"J 列(客户答案)"部分"TI 反馈列"中的问题提供了答案。
请查看下面随附的文件。

e2e.ti.com/.../DP83867_5F00_Schematic_5F00_Design_5F00_Review_5F00_Olympus_5F00_240523.xlsx

【问题3】
请告诉我电路图上的检查结果。
您是否发现可能影响此问题的任何内容？

此致、

尊敬的用户：

感谢您在原理图中提供反馈。 就像上一次一样、这里没有什么可提示的问题。 我还没有完成对布局的审查、明天会再回复。

此致、

Alvaro

尊敬的用户：

感谢您共享布局文件。 我看到电路板有10层、还有通道 C 和 A 从第1层转移到第10层、然后返回到第1层。 这可能会产生微不足道的影响。 值得您信赖的是、第2层和第9层是实心接地层、这是很好的做法。  

我们是否可以启用镜像模式、并查看问题是否变为其他通道(寄存器0x31[0]='1')？

此致、

Alvaro

尊敬的 Alvaro：

感谢您的回答。
我们将在下面给出解答。

>我们是否可以启用镜像模式、看看问题是否变为其他通道(寄存器0x31[0]='1')？
下面我们共享在 MIRROR_MODE (0x31)设置为"1"(启用)时执行的测试的结果。
我们还认为、启用镜像模式后、通道"ABCD"将变为"DCBA"的输出、并且正负将反转。
如上所示、TESTMODE1中测试信号 A 点和 B 点的波形也反转了、我们反转了差分探头的探头(P/N)、并在进行测试之前将其连接到纹理。
如果测试程序有任何问题、请告知我们。

结果表明、微镜打开时、A 点和 B 点之间的差值小于微镜关闭时的差值。
但是、我怀疑所述通道尚未迁移到其他通道。
请查看下面的结果。

我们想知道当镜像模式设置为启用时、点 A 和 B 之间的差值为什么会变小。
如果您了解为什么 A 点与 B 点的差值变小、您能说明一下吗？

此致、

尊敬的用户：

有几个合规"奇迹"已经离开了我的团队和我说不出话来。 我们与我们的设计团队联系以获得说明、但答案很可能是因为 PHY 的某些内部功能不能公开共享。

仅为了确认、上面的结果是通过使用下面的脚本以及启用镜像模式实现的、没有其他正确之处？ 如果是、我们可以重新访问提到的寄存器 Gerome 以调整故障电路板吗？ (寄存器0xA0、A1等)

此致、

Alvaro

尊敬的 Alvaro：

感谢您的回答。
我们将在下面给出解答。

>只是为了确认,以上结果是通过使用下面的脚本实现的,
>启用镜像模式时、没有其他正确的信息？
是的、我执行了以下步骤。

◇1000 Base 测试模式1：
寄存器0x001F = 0x8000 //复位 PHY
寄存器0x0031 = 0x10B1 //镜像模式启用
寄存器0x0000 = 0x0140 //1000 Base-T 模式
寄存器0x0010 = 0x5008 //强制 MDI 模式
寄存器0x0009 = 0x3B00 //测试模式1
寄存器0x0025 = 0x0480 //对所有通道输出测试模式
寄存器0x01D5 = 0xF508

>如果是这样,我们可以重新访问 Gerome 提到的寄存器,以调整故障电路板? (寄存器0xA0、A1等)
我们将检查上述情况、并在稍后日期再次报告。

此致、

感谢用户、

期待看到结果。

此致、

Alvaro

尊敬的 Alvaro：

感谢您的回答。
我们将在下面给出解答。

>如果是这样,我们可以重新访问 Gerome 提到的寄存器,以调整故障电路板? (寄存器0xA0、A1等)
我们已确认上述情况、并将在下面进行报告。
我们更改并检查了滤波器调整寄存器(0xA2)、VOD 调整寄存器(0xA1、0xA0)等的设置、但结果(裕度率等)的设置没有变化。
此外、由于启用了镜像模式启用设置、因此 DP83867CS 在单路输出状态下进行了测试。
TESTMODE_CTRL_REG (0x25=0x460)被设置为 CHANNELD、输出来自 CHANNELA。
有关详细信息、请参阅下面的结果。

此致、

尊敬的用户：

在第9和10行中、我们获得了通过结果、其中寄存器0xA2 = 2E & 2C。 这对您来说是可行的解决方案吗？

此致、

Alvaro

尊敬的 Alvaro：

感谢您的回答。
我们将在下面给出解答。

>在第9行和第10行、我们获得了通过结果、注册号0xA2 = 2E & 2C。 这对您来说是可行的解决方案吗？
不、以上都不是可行的解决方案。
我们的答案是将镜像模式设置为关闭。 我们认为、您需要在镜像模式关闭的情况下进行测试并通过测试。
此外、[1000 Base-T、差分 A、B 峰值输出电压(无干扰信号)]是一项简单测试、
因此、需要通过[1000 Base-T、差分 A、B 峰值输出电压(含干扰信号)]。
但是、我们执行了上述测试、但未通过。
请参考下面的结果。

请回答以下问题。

[问题4]
我们的电路配置为镜像模式关闭。
因此、我们认为有必要关闭镜像模式并执行测试才能通过。
此外、我们认为上述过程是数据表中未描述的测试过程。
打开镜像模式执行测试是否正确？

[问题5]
从测量结果来看、由于使用了 DP83867器件、通道 A 至 D 中的点 A 和点 B 在多个位置出现故障或没有裕度。
我还尝试了使用 DP83867ERGZ-S-EVM 进行测量。
使用 DP83867ERGZ-S-EVM 时、通道 A 至 D 中点 A 和点 B 之间也存在变化、而且某些位置没有裕度。
比较 Bord_No "#7416100018"和"#7416100205"的 CHANNELD 结果时也存在差异。
DP83867ERGZ-S-EVM 的测量结果还表明、每个通道的 A 点和 B 点之间存在差异。
我们可以假设 POINTA 和 POINTB 之间的差异是由 PHY 元件引起的吗？
请参考下面的结果。

[问题6]
我们已经让您检查了电路图和 AW 图。
然而、我们仍无法确定这一问题的原因。
是否有其他改进方法？

此致、

尊敬的用户：

很抱歉我延迟回复。

可以将镜像模式保持为打开状态以进行测试。  

预计不同通道间 A/B 之间的变化。 这是由 PHY 元件导致的。

您是否在我们的 EVM 上运行了干扰信号？

根据 EVM 结果与电路板的关系、这仍使我认为布局会产生很大的影响。

此致、

Alvaro

尊敬的 Alvaro：

感谢您的回答。
我们将在下面给出解答。

>预计不同通道之间的 A/B 点之间的变化。
>这是由 PHY 组件造成的。
>根据 EVM 结果与您的电路板,它仍然让我相信布局有很大的影响。
根据上述答案、我们执行了 ABA 测试、以确定 PHY 器件的原因。
我们将故障器件从原型板移至 TI 评估板(DP83867ERGZ-S-EVM)、并确认 DP83867ERGZ-S-EVM 上的结果出现故障。
我们还确认、当我们将 DP83867ERGZ-S-EVM 上通过的一些部件移至原型板时、原型板上发生故障的通道得到了改进和通过。 测试结果表明、症状因设备而异。
请查看下面的结果。

*更换 PHY 部件后,CHANNELC 从"通过"更改为"失败"。
从上面可以看出、通过更换 DP83867ERGZ-S-EVM 中的故障 PHY 部分、故障现象转移。

*通过更换 PHY 部件,CHANNELC 从失败更改为通过。

基于上述结果、我们认为导致 DP83867CS 产品出现偏差的可能性很高。
因此、我们认为该故障不是由电路板布局布线引起的、而是 PHY 组件的变化引起的。
因此、我们希望尽快确定是否可以使用 DP83867CS 产品。

请告诉我以下信息：

[问题7]
您已检查电路图和插图、但尚未找到问题的解决方案。
您对解决此问题有什么建议吗？

[问题8]
我们的电路板使用 DP83867的 CS 产品。
我们检查了 TI 的评估板(EVM)和合规性结果 (DP83867 PMA 报告 )、发现使用的是 E 产品。
是否将其替换为 E 产品或类似产品以改善此问题？

[问题9]
我们之前通过 e2e 收到了以下回复。

此次确认的结果是什么？
当前问题的原因是否因上述内容而导致？

此致、

尊敬的用户：

从您的测试来看、该器件的 E 版本似乎性能更好。 我与产品团队讨论过、他们告诉我、除了温度测试、所有其他测试都是相同的。 我将需要与我的团队讨论此事、请允许我在另一天内回复。

此致、

Alvaro

尊敬的用户：

器件之间肯定存在差异、但切换到 E 版本不能保证更好的合规性性能。 除温度测试外、我再次向我的团队确认了所有版本(C/I/E)均接受相同的电气测试。

合规性测试波形不是功能波形、因此启用/禁用运行测试的功能是可以接受的；即禁用自动协商、输出到单个通道以及启用镜像模式。  如果您希望所有电路板都通过合规性测试、则需要为每个特定电路板调整寄存器(A0、A1等)、因为这些都是修整值(与图1中所示的电路板13相同)。

图1 -电路板13滤波器和 VoD 寄存器测试

话虽如此、失败仍然微不足道、也不会导致功能问题。  是否存在任何功能问题？

此致、

Alvaro

尊敬的 Alvaro：

感谢您的回答。
我们将在下面给出解答。

各器件之间肯定存在差异、但切换到了 E 版本不能保证更好的合规性性能。 我再次向我的团队确认,除了温度测试之外,所有版本(C/I/E)都要接受相同的电气测试。[/报价]

感谢您的答复。 我们理解以上内容。

尽管如此、故障仍然微不足道、不会导致功能问题。  是否存在任何功能问题？

这目前处于原型阶段、因此不清楚此缺陷是否会导致任何功能问题。

[报价 userid="526529" url="~/support/interface-group/interface/f/interface-forum/1350906/dp83867cs-1000base-t-compliance-test-difference-a-b-peak-output-voltage-fail/5251527 #5251527"] 如果您希望所有电路板均通过合规性测试、则需要针对每个特定电路板调整寄存器(A0、A1等)、因为这些都是修整值(与图1中所示电路板13的传递方式相同)。[/quote]

我们意识到、如果合规性测试失败、我们需要分别调整 VOD、滤波器和镜像。
我们还了解到、输出存在随市场上的 PHY 组件而变化的情况、并且每次产品发货时都需要执行额外的评估流程。
但是、我认为在器件发生故障的情况下、很难单独调整 VOD、滤波器、镜片等。
是否有可能只获得满足所有要求的器件？

基于上述情况、我们还考虑切换到另一个 PHY 产品 DP83869HM。
请告知我们有关 DP83869HM 产品的以下几点。

[问题10]
关于 DP83869HM、使用外部变压器时是否有任何符合性测试结果？

[问题11]
关于 DP83869HM、我们还在考虑没有外部变压器的交流耦合配置。
在没有外部变压器的情况下是否有任何合规性测试结果？

[问题12]
DP83869HM 和 DP83867CS 的数据表仅列出了​​Vpeak 差值的最小值和最大值。
但是、在差值 A、B 峰值输出电压测试中没有提到 POINTA 和 POINTB 之间的输出差异。
数据表包含类似的信息、但这次出现的同样问题会再次发生吗？
◇DP83867CS 数据表(摘录)

◇DP83869HM 数据表(摘录)

此致、

尊敬的用户：

感谢您的答复。 DP83869HM 是一款出色的器件。 请允许我再花一天时间收集问题10、11和12的信息。

此致、

Alvaro

尊敬的用户：

10.我对 DP83869EVM 执行了合规性测试、请查看随附的结果。 UNH 需要在报告中提供更详细的信息、才能共享 NDA。

e2e.ti.com/.../DP83869-1000BaseT-PMA-Compliance_2D00_-Test-Mode-1.pdf

DP83869支持电容耦合、但我们没有 此配置的合规性结果。

12.峰点 A 和 B 不会出现在数据表中、因为这是合规性测试的一部分、而不是功能波形。

此致、

Alvaro

尊敬的 Alvaro：

感谢您的回答。
我们将在下面给出解答。

请告诉我以下信息：

[问题13]
请告诉我 DP83869EVM 是否已通过所有10BASE-Te、100BASE 和1000BASE-T 乙醚合规性测试。

[问题14]

10.我对 DP83869EVM 执行了合规性测试、请查看随附的结果。 UNH 需要在报告中提供更详细的信息、才能共享 NDA。

DP83869 1000BaseT PMA 合规性-测试模式1.pdf

我使用附加的 DP83869EVM 检查了合规性运行结果。
然而、只有1000BASE-T TESTMODE1的合规性测试结果、没有干扰。
您是否有任何关于在 DP83869EVM 上运行的1000BASE-T TESTMODE1 WIT_RECTIBER 的结果？
此外、您是否有关于 DP83869EVM 上运行的10BASE-Te、100BASE 和1000BASE-T 的合规性结果？

[问题15]

12. 峰点 A 和 B 不会包含在数据表中、因为这是合规性测试的一部分、而不是功能波形。

我知道数据表中没有提到上述内容。
您能否说明一下由于 PHY 器件的变化、DP83869HM 是否会出现与 DP83867CS 相同的问题？

[问题16]

但是、我认为在发生故障部件的情况下、很难单独调整 VOD、筛选器、镜像等。
是否有可能仅获得符合所有要求的器件？

请同时告诉我上面的答案。

此致、