This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DP83822H:晶振布局

Guru**** 2378650 points
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/1434606/dp83822h-crystal-layout

器件型号:DP83822H

工具与软件:

建议在竞争 MCU d/s 上进行晶体布局、如第1/2/3层以下。 它看起来在 Xstal 下面有一个独立的接地。

 我们在下面找到了一篇有关布局建议的文章。 但没有布局图来展示如何做到这一点。 是否有关于 DP83822HRHBR 的详细晶体布局建议? 谢谢。   

e2e.ti.com/.../snla290.pdf

此致

Brian

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Brian、您好!

    请参阅此布局检查清单、查看晶体布局示例:

    https://www.ti.com/lit/zip/snlr048

    关于接地布局、我们通常在晶体电路下方的层上看到实心接地层参考、以确保阻抗恒定。

    谢谢!

    Evan

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    晶体参考平面有两个问题、一个是 恒定阻抗、另一个是高频影响。

    对于 恒定阻抗、这是您的建议、但是如何避免晶体 高频 影响 A 实心接地层?  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Janson:

    晶体下方的参考平面可以是一个与系统隔离的岛:

    谢谢!

    Evan