工具与软件：
在 TMUXHS4412的规格上、我发现3个交流耦合电容放置选项如图7-1
在我的板中、没有连接器、所有器件都位于同一块板上、端点非常靠近 TMUXHS4412。
为了节省空间并减去电容数量、我要将端点交流耦合电容器 的位置更改为连接的 pic。 从端点 TX 侧到 TMUXHS4412 TX 侧。 请确认是否正常。
第二个问题。
TMUXHS4412可以承受端口 D、DA 和 DB 上所有差分信号的极性反转。 在这种灵活的实现中、用户必须确保在端口 D 与端口 DA/DB 上保持相同的极性。
如果 PCIe 主机和端点支持 极性反转。
下面的结构应该可以、请帮助确认、谢谢。
尊敬的 David：
感谢您的答复。
我们建议在上行链路上的主机 RX 和多路复用器 TX 之间、而不是端点 Tx 和多路复用器 Rx 之间放置电容。 这有助于减少电容器数量、从而节省布线空间。
这是否意味着只有 D 侧和 DA/DB 侧的极性可以保持不变、链路就没有问题？
3.我已经从网站上下载了 S 参数模型 但对于3D 仿真而言、3D HFSS 模型是最佳选择。 您可以帮助仔细检查它吗？
本指南仅展示 ESD/EMI 元件下的 void 设计。 我们想知道的是复用引脚焊盘下方的空洞尺寸
BTW、对于问题2、您能否帮助确认以下三个连接是否都可行？
您好、钱文、富鹏、
[报价 userid="620600" url="~/support/interface-group/interface/f/interface-forum/1447951/tmuxhs4412-pcie4-0-ac-couple-cap-place/5555172 #5555172"]我们建议在上行链路上的主机 RX 和多路复用器 TX 之间、而不是端点 Tx 和多路复用器 Rx 之间放置电容。 这有助于减少电容器数量、从而节省布线空间。
2.这是否意味着只有当 D 端和 DA/DB 端的极性可以保持相同时、链接才会出现问题？
BTW、对于问题2、您能否帮助确认以下三个连接是否都可行？
[报价]
- 我已与同事核实此项目。 这些极性交换可以、因为极性检查应由系统中的 PCIe RC 和 EP 完成。 多路复用器不应考虑极性。
3. 我已经从网站下载了 S 参数模型。 但对于3D 仿真而言、3D HFSS 模型是最佳选择。 您可以帮助再次与它核对吗?
- 遗憾的是、我们没有该器件的 HFSS 模型。
4.本指南仅展示了 ESD/EMI 组件下的空洞设计。 我们想知道的是复用引脚焊盘下方的空洞尺寸
- TMUXHS4412高速引脚下方平面中的空洞应是器件的焊盘大小。
此致！
[/quote]
David
尊敬的 David：
关于 Q4的其他几个问题。
1.您推荐哪种空隙形状?
A：每个引脚焊盘下方的单独空隙或 B：差分引脚焊盘的组合空隙
2.对于您推荐的 void 设计,优化的目标阻抗是多少?
3. 在空隙后 PCB 材料类型以及顶层与引脚垫参考层之间的高度是什么?
您好、David
我想邀请您查看我们的 TMUXHS4412设计、以防遗漏任何点。 谢谢。
是的、我们使用了电容器。 最后、我们将电容器放置在多路复用器和 EP TX 之间。 另请参阅以下拓扑
尊敬的 Wang：
只要 VCM 为0V 并且没有任何明显的负信号、这应该是可以的。 TMUXHS4412支持基于 VCC 的不同 VCM、但无论如何都支持0V。
此外、为了仔细检查、PCIe 根复合体是否也具有0V 的 VCM？ 理想情况下、整个系统应具有0V VCM、以使一切匹配。
谢谢！
Ryan
尊敬的 Wang：
理想情况下、多路复用器的两侧具有相同的 VCM。 您知道 RC 的 VCM 是多少吗？ 它需要保持在多路复用器可接受的范围内：
如果需要、我认为可以将 VCM 偏置至0V 以保持一致。
谢谢！
Ryan
