[参考译文] SN65DSI83-Q1：PLL 锁定(采用参考时钟)。

Devathi

您能否分享您的原理图和视频面板规格？ 如果启用 DSI83-Q1内部测试模式、是否能在视频面板上看到测试模式？

谢谢

David

尊敬的 David：

您能否提供电子邮件 ID 或接受朋友的请求。 以便我可以将请求的详细信息分享给他人。

谢谢。此致、

Devathi Mahesh。

Devathi

我接受了您的友好请求、请将详细信息以私人 e2e 消息的形式发送给我。

谢谢

David

尊敬的 David：

我分享了显示面板和 原理图的数据表。

 通过启用  DSI83-Q1内部测试图形、显示完全为空白。

空白的原因可能是什么？  

注意：

参考时钟(CDCEL913)生成的频率为62.58 MHz。

谢谢。此致、

Devathi Mahesh。

Devathi  

您是否正在使用 DSI 调谐器生成 DSI83-Q1寄存器编程值？ 请参阅附加的 DSI 调谐器软件。

e2e.ti.com/.../5315.DSI_2D00_Tuner.zip

请通过此链接访问 https://www.ti.com/video/5829462797001、了解如何使用 DSI 调谐器软件。  

将编程的寄存器值与视频面板典型值进行比较时、可以看到、例如、VSYNC 脉宽不符合典型值。  

附件是我为使用 REFCLK 和启用测试图形生成的 DSI83寄存器编程值、您能看到它是否在您这边工作吗？ 此外、您现在使用的 DSI CLK 频率是多少？

e2e.ti.com/.../DSI83_5F00_Q1_5F00_CSR_5F00_REFCLK_5F00_Colorbar.txt

谢谢

David

尊敬的 David：

1.是的、我们使用 DSI 调谐器进行生成。

2.如果您已共享 CSR 值,则显示仍为空白,未观察到测试模式。

PLL 仍然解锁。

4.DSI 时钟频率为200 - 205 MHz。  主要是~ 203.8MHz

具有您已共享的 CSR 值的 I2C 转储

   0 1 2 3 4 5 6 7 8 9 A b c d e f 0123456789abcdef   
00：35 38 49 53 44 20 20 20 01 00 04 00 01 00  58ISD ？..
10：26 00 25 00 00 00 00 00 78 00 03 00 00 00 00 00 00 00 00 00  &%.. X
20：00 05 00 00 00 03 00 00 20 00 00 00 00 16 00 00 00 00  ？... ...？...
30: 03 00 00 00 15 00 03 00 15 00 02 00 10 00 00 00  ？...？...
40：00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00   
50：00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00   
60：00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00   
70：00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00   
80：00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00   
90：00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00   
A0：00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00   
B0：00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00   
C0：00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00   
D0：00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00   
E0：00 00 00 00 00 01 00 00 00 00 00 00 00 00 00 00 00 00   ?..........
F0：00 00 00 00 40 00 00 80 00 00 00 00 00 00 00 00 00  @………………………………………………

请告诉我们我们应该使用什么频率的参考时钟？

以及为什么 PLL 没有锁定？

谢谢。此致、

Devathi Mahesh。

Devathi

要计算 DSI_CLK、  

如果 LVDSCLK = 62.58MHz、bpp = 24、则 DSI_CLK 应为= 187.74MHz。  

您能否 验证您是否遵循了数据表中列出的初始化序列？ 该顺序对于这些器件的正确运行至关重要。  您需要确保在 DSI83-Q1结束复位之前 REFCLK 已启动且稳定。  

REF_CLK 为62.58MHz 时、您将 REFCLK_MULTIPLIER 设置为0x00、使得 LVDS_CLK = REF_CLK。 如果您探测 LVDS_CLK、您看到的频率是否正确？

谢谢

David

尊敬的 David：

测试模式的显示器可以看到.它工作正常, 有一些噪音在 LVDC 信号,这是现在解决。  

但当我们禁用测试图形时、Display 仍为空白。 可能是什么原因导致了该问题？

您还可以为我们提供工作编译的 CSR 值(无测试模式)吗？

下面是启用了测试图形的 i2cdump、

   0 1 2 3 4 5 6 7 8 9 A b c d e f 0123456789abcdef   
00：35 38 49 53 44 20 20 20 01 00 84 00 01 00  58ISD ？...
10：26 00 25 00 00 00 00 00 78 00 03 00 00 00 00 00 00 00 00 00  &%.. X
20：00 05 00 00 00 03 00 00 20 00 00 00 00 16 00 00 00 00  ？... ...？...
30: 03 00 00 00 15 00 03 00 15 00 02 00 10 00 00 00  ？...？...
40：00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00   
50：00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00   
60：00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00   
70：00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00   
80：00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00   
90：00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00   
A0：00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00   
B0：00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00   
C0：00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00   
D0：00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00   
E0：00 00 00 00 00 01 00 00 00 00 00 00 00 00 00 00 00 00   ?..........
F0：00 00 00 00 40 00 00 80 00 00 00 00 00 00 00 00 00  @………………………………………………

谢谢。此致、

Devathi Mahesh。

Devathi

有关不使用测试模式的寄存器编程值、请参阅下面的。

//(C)德州仪器(TI)公司的版权所有2013。
//保留所有权利。
//
//________________________________________________====
0x09 0x00
0x0A 0x04
0x0B 0x00
0x0D 0x00
0x10 0x26
0x11 0x00
0x12 0x25
0x13 0x00
0x18 0x78
0x19 0x00
0x1A 0x03
0x1b 0x00
0x20 0x00
0x21 0x05
0x22 0x00
0x23 0x00
0x24 0x00
0x25 0x00
0x26 0x00
0x27 0x00
0x28 0x20
0x29 0x00
0x2A 0x00
0x2B 0x00
0x2C 0x16
0x2D 0x00
0x2E 0x00
0x2F 0x00
0x30 0x03
0x31 0x00
0x32 0x00
0x33 0x00
0x34 0x15
0x35 0x00
0x36 0x00
0x37 0x00
0x38 0x00
0x39 0x00
0x3A 0x00
0x3B 0x00
0x3C 0x00
0x3D 0x00
0x3E 0x00

PLL_EN 位和 SOFT_RESET 位未设置、因为需要根据数据表中定义的建议序列来设置这些位

请确保 DSI 输入端的线时间(从 HSYNC 到 HSYNC 的时间)与 LVDS 输出端的线时间相匹配。 LVDS 输出端的线时间是水平像素总量除以 LVDS 时钟频率。 您可以通过放大数据通道上的数据流来使用示波器测量 DSI 输入端的线时间、如下所示：

谢谢

David

尊敬的 David：

DSI 端测量的线时间为19.86us。  通过将参考时钟频率更改为67.86 MHz、我们几乎可以匹配线路时间。

好消息是、显示可以使用参考时钟、但在一些随机情况下显示为空白(显示为空白期间会进行 PLL 解锁)。

您能帮助我们获得可接受的线时间差异吗？

出现显示空白时、这些是 i2cdump 值。

我们的目标是不让显示为空、但即使在参考时钟显示为空的情况下也是如此。 您能否向我们建议需要采取哪些进一步的步骤来防止在使用基准时钟时使 Display BLANK 为空？

谢谢。此致。
Devathi Mahesh

Devathi  

线时间必须匹配 DSI 输入和 LVDS 输出、因此线时间不能有差异。  

在将显示屏设置为空白时是否看到了线时间差？ 正常工作和不正常工作的情况在上电顺序上有何差异？ 例如、DSI83结束复位后、工作情况下的时钟是否稳定？  

谢谢

David

尊敬的 David：

我们的团队正在处理所需信息。 完成后、我们将提供相关信息。

 PLL 解锁是随机发生的。 没有具体的方法来重现空白屏幕。您能简要说明导致 PLL 解锁的原因吗？  

谢谢。此致、

Devathi Mahesh。