• 状态
  • 已锁定 已锁定
  • 回复 5 回复
  • 订户 0 订户
  • 视图 145 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SN65DSI84-Q1：SN65DSI84-Q1输出相关查询

admin
Guru**** 2381420 points
Other Parts Discussed in Thread: SN65DSI84-Q1, SN65DSI84
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/1475608/sn65dsi84-q1-sn65dsi84-q1-output-related-inquiry

器件型号：SN65DSI84-Q1
Thread 中讨论的其他器件： SN65DSI84

工具与软件：

您好、TI 专家

客户对 SN65DSI84-Q1输出有疑问。

-应用: 视频分离器和通道显示设备

当前的硬件配置如下。

- RK3568 DSI 输出(单路)-> SN65DSI84TPAPRQ1 (双路 LVDS 输出)-> LCD 面板(分辨率1920x360)

[审查和问题]

1) 当 RK3568 DSI 输出设置为1920x1080时、屏幕将正常显示在 LCD 面板上。 (但是、仅显示1080屏幕的顶部1/3。)

2)当 RK3568 DSI 输出设置为1920x360时、LCD 屏幕显示异常(请参见下图。)

视频显示时序如下、并附加 SN65DSI84TPAPRQ1设置值。

Clock-frequency =<142380000>；

hactive =<1920>；

前沿=<60>；

HSYNC-LEN =<60>；

后沿=<60>；

vactive =<360>；

vfront porch=<120>；

vsync-len =<530>；

vback-porch =<120>；

HSYNC-ACTIVE =<0>；

VSYNC-ACTIVE =<0>；

[问题]

Q1) SN65DSI84TPAPRQ1是否不支持1920x360分辨率 LCD？

Q2)如果支持它、我如何将其设置为正常输出？ (目前、SN65DSI84TPAPRQ1 IC 设置是使用 TI 提供的软件工具完成的。)

请检查。 谢谢你。

  • 0
    TI__Guru**** 2381420 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好！

    您能否分享 DSI84-Q1原理图和寄存器转储？  

    它们是否使用 DSICLK 或 REFCLK 作为时钟源？它们使用的时钟频率是多少？

    如果它们启用了 DSI84内部测试模式、它们是否看到同样的问题？

    谢谢
    David

  • 0
    TI__Guru**** 2381420 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、David

    感谢您的答复。

    以下是您的请求的答案：

    1) 1)您是否会分享 DSI84-Q1原理图和寄存器转储？  

    →μ A

    [原理图]

    [设置1920x360时的寄存器转储]

    [00]35 38 49 53 44 20 20 20.

    [08]01 00 85 28 00 01 00 00

    [10] 26 00 56 00 00 00 00 00

    [18]6C 05 43 00 00 00 00 00

    [20]80 07 00 68 01 00 00

    [28]21 00 00 1E 00 00 00 00

    [30]12 02 00 1E 00 78 00

    [38]3C 00 78 00 00 00 00 00

    [40]0 00 00 00 00 00 00

    [48]00 00 00 00 00 00 00

    [50]00 00 00 00 00 00 00

    [58]I som 00 00

    [60]00 00 00 00 00 00 00

    [68]00 00 00 00 00 00 00

    [70]00 00 00 00 00 00 00

    [78]0 00 00 00 00 00 00

    [80]00 00 00 00 00 00

    [88]0 00 00 00 00 00 00

    [90]00 00 00 00 00 00 00

    [98]0 00 00 00 00 00 00

    [A0]00 00 00 00 00 00 00

    [A8]00 00 00 00 00 00 00

    [B0]00 00 00 00 00 00

    [B8]00 00 00 00 00 00

    [C0]00 00 00 00 00 00 00

    [C8]00 00 00 00 00 00 00

    [d0]00 00 00 00 00 00 00

    [D8]00 00 00 00 00 00 00

    [E0]00 00 00 00 00 00 00

    [E8]00 00 00 00 00 00 00

    [F0]00 00 00 00 40 00 00 80

    [F8]00 00 00 00 00 00 00

    2) 2)他们是否使用 DSICLK 或 REFCLK 作为时钟源？他们使用的时钟频率是多少？

    → 时钟源：DSICLK

       时钟频率：427.14MHz

    3) 3)如果他们启用 DSI84内部测试模式、他们是否看到相同的问题？

    →[拍摄的照片]

    请检查。 谢谢你。

  • 0
    TI__Guru**** 2381420 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好！

    您使用 DSI84-Q1来支持双 LVDS、因此 我们需要考虑现在有2个输出时钟而不是1、并且 DSI CLK 需要考虑两个时钟、因为 DSI CLK 需要同时支持这两个时钟。 因此公式为：

    当 LVDS CLK = 142.38MHz 且 bpp = 24位时、DSI CLK = 854.28MHz、超出了 DSI84-Q1支持的范围。  

    有没有机会在本设计中从 DSI84-Q1切换到 DSI85-Q1？

    谢谢

    David

  • 0
    TI__Guru**** 2381420 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、David

    客户称 LVDS CLK 是71.19MHz、而不是142.38MHz、因为它使用双链路 LVDS 连接到 LCD 面板。

    LVDS CLK 频率已通过示波器进行确认。

    SN65DSI84设置是根据 TI YouTube 视频引用的、如下图所示。

  • 0
    TI__Guru**** 2381420 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好！

    它们能否请测量 DSI 输入处的线时间和 LVDS 输出处的线时间？ 来自 DSI 输入的线时间必须与 LVDS 输出端的线时间匹配。  有关如何测量线时间的信息、请参阅此 E2E 常见问题解答链接 e2e.ti.com/.../faq-sn65dsi84-no-display-output-with-sn65dsi83-sn65dsi84-sn65dsi85。

    谢谢

    David