This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ISO7220M:为什么无论输入为高电平还是低电平、ISO7220的输出始终为高电平?

Guru**** 1805680 points
Other Parts Discussed in Thread: ISO7220M
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/isolation-group/isolation/f/isolation-forum/922519/iso7220m-why-the-output-of-iso7220-is-always-high-regardless-of-the-input-high-or-low

器件型号:ISO7220M

大家好、

我的客户正在使用 ISO7220M、他们遇到了一个奇怪的问题。 无论输入是高电平还是低电平、ISO7220的输出始终为高电平、您能不能帮助提出这个问题的原因吗? 以下是其测试条件。

测试1:将输入连接到左侧 GND、并使用 FPGA 读取 ISO 输出、但始终读出高电平。

测试2:通过将两侧 GND 连接在一起来禁用隔离、然后使用 FPGA GPIO_1提供 ISO7220输入、并将 ISO7220输出读取到 FPGA GPIO_2。 但是 、无论输入是高电平还是低电平、ISO7220的输出始终为高电平

谢谢!

此致

云晶

 

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Yunjing、

    感谢您发帖到 E2E! ISO7220M 的输出具有逻辑高电平的失效防护状态、因此如果输入信号未成功通过隔离栅传输、则输出将保持恒定高电平。

    输入侧和输出侧电源必须介于3V 和5.5V 之间、才能跨隔离栅传输有效信号。 请验证引脚1和8上的电压电平是否介于这些电平之间、并随意分享隔离器电路的原理图。


    最棒的
    Manuel Chavez