This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TPLD1201:有关 TPLD1201 上未使用引脚的实现

Guru**** 2511415 points
Other Parts Discussed in Thread: TPLD1201

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/1559917/tpld1201-regarding-the-implementation-of-unused-pins-on-the-tpld1201

器件型号:TPLD1201


工具/软件:

您好的团队、

我的客户正在考虑采用 TPLD1201。 在他们的设计中、始终向 VCC 引脚施加 3.3V 电压。

为了尽可能地降低待机电流、未使用引脚的建议配置是什么?
在本设计中、除了 NC 引脚(引脚 1/7)外、引脚 11 和 12 也未使用。
在这种情况下、引脚 11 和 12 是否应连接到 GND 或 VCC、或者是否可以将它们保持断开状态?

此致、

Kyohei

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Kyohei:

    一般做法是将所有未使用的输入连接到 GND 或 Vcc。  

    但是、如果未使用某个引脚、则默认情况下会使用 10M Ω 下拉电阻器。