This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
Other Parts Discussed in Thread: TXS0102
https://e2e.ti.com/support/logic-group/logic/f/logic-forum/1585938/txs0102-question-about-txs0102dqmr
器件型号： TXS0102
您好：
我可以询问 TXS0102DQMR 芯片吗？ 引脚 B2 的波形无法被拉低。 断开 R451 以测试 TP41 是否正常、请帮助检查、谢谢！！！
断开 R451 TP41 波形后
尊敬的 Jimmy：
波形中的关注区域是什么？ 您能否提供输入波形特性、A1/B1 上是否也可以看到异常？ 请注意、该器件具有内部 10k Ω 上拉电阻器、因此其默认逻辑状态为逻辑高电平。
此致、
插孔
您好、Jack：
图 1 中需要关注的方面是低电平无法达到 0V（波形为 0.8V）。 图 2 所示为输入波形、A1/B1 不存在此问题
感谢您的澄清。 如果在所提供的原理图的下游和之外有任何外部上拉电阻器、则会导致 VOL 电压升高。 这种做法合理、因为移除下游负载会使 VOL 电平降至 0V。 请注意、TXS0102 已经有内部 10k Ω 上拉电阻器 — 使用外部上拉电阻器会在逻辑低电平信号驱动期间产生更多的灌电流，并导致更高的 VOL。
https://www.ti.com/lit/an/scea056/scea056.pdf?ts = 1762966171904
