• 状态
  • 已锁定 已锁定
  • 回复 1 回复
  • 订户 0 订户
  • 视图 11 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] CD74HC4046A：相位比较器 2 输出 (PC2OUT) 问题

admin
Guru**** 2766795 points

Other Parts Discussed in Thread: CD74HC4046A

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/1601817/cd74hc4046a-phase-comparator-2-output-pc2out-issue

器件型号： CD74HC4046A

您好专家、

我们在测试 PLL IC CD74HC4046A 时遇到问题。 我们获得了相位比较器 1 输出和相位比较器 3 输出的预期输出、如下图所示、但对于相位比较器 2 输出、我们获得的输出不是数据表中所述的。

对于 SIGIN 和 COMPIN 是同相的、对于 SIGIN、滞后于 COMPIN、然后在 PC2OUT 获得 5V (VCC) 输出。  

对于 SIGIN 超前于 COMPIN、然后在 PC2OUT 上获得 0V 输出。 如数据表所述、在 PC2OUT 处没有收到脉冲。

因此、我想知道这样做的原因、请解释 100kHz 至 400kHz 信号频率下的 PC2OUT 行为。

Attachment.zip 

此致、

Mansukh Prajapati

  • 0
    TI__Guru**** 2766795 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、  

    相位比较器 2 充当一个加/减计数器、其中 SIGIN 上升沿引起向上计数、COMPIN 上升沿引起向下计数。 根据计数器的状态、PC2 输出可以是低电平、高阻抗（关断）或高电平。  

    观察 PC2OUT_Latched 中的波形、似乎 PC2 输出约为 5V、因此似乎卡在高电平。 但是、在使用高阻抗探头进行测量时、很难判断 PC2 输出何时关闭。 根据 PCB 迹线的探头阻抗和寄生电容、与 COMPIN 和 SIGIN 的周期相比、电压从 5V 放电到某个中等电平电压的时间可能远大于、并且比输出导通时的脉冲也长得多（根据连接的波形，我预计“高“脉冲约为 200ns）。 同样、对于 PC2out_leading 情况、PC2 输出似乎一直处于低电平、但实际上、它在大多数时间都可能处于高阻抗状态、并且 窄“导通“脉冲无法提供 足够的时间将输出充电至中电平。  

    如果这里的目标是验证相位检测器的行为、我建议验证测量设置是否可以准确测量输出的 3 种可能状态。 一种思路是添加一个上拉/下拉电阻器、在输出为高阻抗时将输出偏置到 VCC /2。 我想、1k Ω 至 10k Ω 范围内的器件适合使用上拉/下拉电阻器。 这样、如果相位比较器输出关闭、输出应该快速充电/放电至中电平电压。  

    此致、  

    Connor