This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SN74BCT760:SPICE 模型

Guru**** 2502205 points
Other Parts Discussed in Thread: SN74BCT760

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/1077065/sn74bct760-spice-model

部件号:SN74BCT760

e2e 团队您好!  

我正在尝试使用 TI.com (https://www.ti.com/lit/zip/scbm122)上提供的 SN74BCT760 Spice 模型运行基本仿真。  理想情况下 ,尝试实施并验证缓冲区逻辑-->  

以下是模拟屏幕截图以及瞬态分析-->

问题在于曲线 VF1 (缓冲器的输出 Y),只要 OE 非 pin 过低,它最好遵循曲线 VG2 (输入)(传递数据而不做正确更改吗?)。  

请让我知道我在这里可能缺少的理解。 随函附上了 TINA TI 文件。  

谢谢,

阿努布

e2e.ti.com/.../SN74BCT760.TSC

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    你好,阿努布,

    您遇到的问题是模型中的错误。   您只需从模型文件中删除突出显示的行:

    以下是删除后操作的屏幕截图(我还在 Y 添加了负载以更轻松地查看 Hi-Z 输出状态):

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    你好,埃利斯  

    非常感谢您在这里的及时回答!  

    您是否还具有 SN74BCT760的内部原理图? 我刚刚在数据表-->中找到了这方面的逻辑图  

    谢谢你,

    阿努布

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    我担心无法分享我们设计的内部原理图。

    您正在尝试确定什么?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    正是客户要求我提供内部示意图。 是否可以根据 NDA 共享?

    谢谢,

    阿努布

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    不,我们认为设计是“最大限制”,即仅限 TI。