This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SN74LVCH8T245:SN74LVCH8T245

Guru**** 1120820 points
Other Parts Discussed in Thread: SN74LVCH8T245, SN74LXC8T245
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/1083149/sn74lvch8t245-sn74lvch8t245

部件号:SN74LVCH8T245
“线程”中讨论的其它部件: SN74LX8T245

你(们)好

我使用 SN74LVCH8T245作为从我的 FPGA (1.8V)到我的 CPU (3.3V)的电平转换器

在您编写的数据表中,不建议使用上拉/下拉电阻器

在设备输入上(这也适用于设备输出??)

此请求的原因是什么? 这是因为两者之间会出现一个“分压器”  

设备内部电阻器和主板外部上拉/下拉电阻器?

但是,在第10节中,您写道,当针脚保持低位(始终处于活动状态)时,它是

最好使用设备输入上的上拉/下拉... 这是为什么?

什么是底线,是否有外部 PU/ PD?

如果我的 oen 针脚连接到 POR (开机重置)信号(POR 为“1”,持续250毫秒

自通电后,电流一直很低),它 是否仍然符合第10条的规定

我应该将我的输入连接到 PU/PD?  请解释...

谢谢

阿姆诺异构物

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好,安非,

    是的,PD/PU 可能导致  I/O 出现直流电压级别问题 如果您要将 PD/PU 添加到 I/O 中,则使用总线保持部件的目的也将失败,因此使用非总线保持版本可能会更好。 总线保持电路仅在数据线上,而不是控制输入上,因此它与 OE 引脚无关。

    如果您不需要总线保持,我建议您使用 SN74LXC8T245设备。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    你好,迪伦

    请您解释一下 SN74LVCH8T245数据表中的第10部分,其中说明(我引述):

    '在永久启用的状态下(OE 始终保持低),建议使用上拉电阻器(!!) 输入时"

    这让我感到困惑,因为我要求不要使用外部拉拔,我不理解这两 项建议中有哪项与之相矛盾...

     请帮帮我

    谢谢

    阿姆诺

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    嗨,安非,

    它在以下一句中说明了原因:

    此外,应用程序注释将详细介绍:

    不推荐,也不意味着不能使用。 最好的建议是,如果您不需要总线保持并且需要强大的功率排序,请使用 SN74LX8T245。