This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TXS0102:VIL和VOL之间的电压差

Guru**** 2386610 points
Other Parts Discussed in Thread: TXS0102
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/1089956/txs0102-voltage-difference-between-vil-and-vol

部件号:TXS0102

我正在TXS0102中进行设计。 数据表指出,VIL必须小于0.15V才能保证VOL符合I2C规范(0.4V)。 遗憾的是,大量部件表明其最大VOL为0.4V,这对于TXS0102来说似乎过高。 我亦明白到,事实上,大部分地区的VOL最终应远低于0.4V。  

在TXS0102数据表中,我看到此图表:

当我曲线贴合这个时,我会得到类似的东西  
容积= 157mV +(23mV/mA)*输出电流

这似乎表明晶体管电阻为23Ω Ω。 此外,该线路的起点为157mV,而不是150mV,这意味着晶体管上的电压降为7mV,这表明通过晶体管的电流为0.3mA。 通过晶体管的电流应该只是通过内部10k上拉的电流。 因此(3300mV-158mV)/10k=0.3mA,这是对线的。  

根据这种逻辑,如果我的其中一个设备提供了最坏的情况VOL =0.4V,那么这个芯片将会得到它,因为它是VIL。 如果TXS0102的输入电压为0.4V,我们还假设我有额外的10k上拉电压, 然后,通过晶体管的电流仅为内部上拉电流为0.3mA,外部上拉电流为0.3mA,总共为0.6mA (确实要小一些,因为VIL是0.4V,而不是0.15V,但相差很小),这意味着晶体管中的电压为14mV, 这意味着容积是414mV。  

虽然这超出了VOL的I2C规范,但对于由1.8V供电的器件(其VIL为540mV),它仍在VIL规范范围内。

我所描述的内容是否有任何问题? TXS0102是否实际将0.4V识别为低电压? 此外,我是否可以将此逻辑应用于B作为输入,A作为输出?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    你好,Alex,

    请参阅 此常见问题解答。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好,Dylan,  

    感谢您将我指向该页面。 "当任何一个输入被强制为小于~VCCA的电压时,FET将连接A侧和B侧。"这句话非常令人鼓舞。

    对于VCCA=1.8V和VCCC=3.3V,我可以期望什么类型的FET电阻? 上述23Ω I是否是合理的近似值?  

    我只想知道在VIL和VOL之间的电压差是多少(两者 都具有外部10k上拉和外部10k上拉)。 如果我原来的文章的逻辑是有效的,那么我预计在没有10k的情况下会看到7mV,而在10k的情况下会看到14mV。

    如果只是几十毫伏,我就不会发现任何问题。 但如果我们看的是100mV或更高,那么我需要知道这个。  

    数据表要求VIL=0.15V以保证有效的VOL,但I2C规格要求VOL低于0.4V,因此这意味着FET上的电压降为0.25V,这是巨大的,但我想这只是高电流(例如 10mA,这意味着比典型的上拉电阻强得多)。

    谢谢!

    Alex

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    你好,Alex,

    您的理解和FET电阻近似值是正确的。