主题中讨论的其它部件:SN74HCS74
尊敬的团队:
我们正在研究D-flop,但它会触发上升和下降边缘。 (从数据表中可以看出,CLK只应在上升沿触发)。
我们在VCC,PRE,1D和2.9V 1CLK (0.2Hz频率)下提供2.85V电压。

在此图像中,黄色信号为1CLK,绿色信号为输出(1Q)。
此致
Abhay Tyagi
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
尊敬的团队:
我们正在研究D-flop,但它会触发上升和下降边缘。 (从数据表中可以看出,CLK只应在上升沿触发)。
我们在VCC,PRE,1D和2.9V 1CLK (0.2Hz频率)下提供2.85V电压。

在此图像中,黄色信号为1CLK,绿色信号为输出(1Q)。
此致
Abhay Tyagi
您好,Abhay,
时钟的输入信号太慢。 数据表中的最大输入转换速率为10 ns/V,不能违反设备的功能操作。 请参阅此常见问题解答 慢速或浮动输入如何影响CMOS设备? 了解更多详细信息。
此致,
Sebastian
您好,Sebastian:
1.您能否建议我们在慢速上升输入中使用的任何类似部件? 我们是否可以使用SN74HCS74进行慢速上升输入。
2.请分享 SN74LVC74A-EP的模拟模型。 我们能否在模拟中识别此类问题
3.数据表第1页指出时钟仅取决于电压电平,而不取决于上升时间。 这是否意味着其他输入(如D,CLR,PRE)需要快速上升时间,而不是时钟。
![]()
此致
Abhay