This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] CD74HC74:同步逻辑设计与74 /-000器件的巨大飞跃

Guru**** 2386600 points
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/604930/cd74hc74-a-giant-leap-in-synchronous-logic-design-with-74--000-devices

部件号:CD74HC74

大家好,

过去20年来,我一直在设计复杂的数字ASIC。 我开发了设计技术和设备,可在74 / 4000类似设备中使用,允许

使用这些设备的完全同步设计(FSD)。 FSD极大地简化了设计流程和时间分析,同时提高了可靠性和可靠性。  

FSD是不受浮华干扰的。 这些技术和器件也可应用于FPGA,ASICS,完全定制IC等

我在这个论坛上的建议是,制造商在74/4000系列产品中增加一些新器件,使它们能够建立完全同步的系统。  

由于我没有找到方法在这篇文章中粘贴电路图,因此我发布了一个指向简短PDF文档的链接。  

www.dropbox.com/.../SyncDesign2.pdf

对于那些使用74/4000器件(非完全同步器件)进行设计的用户,甚至对于那些使用FPGA或ASIC进行设计的用户,阅读本文档可能会改变您设计系统的方式。  

smathieu13@hotmail.com

 

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    Serge,您好!
    感谢您的发帖。
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    感谢您的支持。 然而,还可以做更多的工作。

    我已在第二篇文章中澄清了上述文件,并提交了一份澄清的文件。 我相信,Enabled和Synchronous设备是简化和更可靠逻辑设计的解决方案。

    因此,TI应销售一组同步和已启用逻辑器件;TI的产品中缺少这些功能强大的器件。

    我希望逻辑产品工程人员对下面提到的第二份文件进行分析。 这些技术和设备使我能够设计非常复杂的数字ASICS,就像这个。
    www.dropbox.com/.../AC-PLM-1_User_Manual.pdf

    我坚信TI和整个离散逻辑团体将从所描述的概念和器件中受益。

    请将本文档提交给TI高层,直至工程人员,以进行分析和反馈意见。
    谢谢。
    www.dropbox.com/.../SyncDesign2.pdf
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    以下是启用设备的强大功能和易用性的示例:(图像值千字:VHDL代码长度为22页...) 这是一个8位乘8位移位,并添加顺序乘法器。 (不是真正的设计:只是为了展示启用的原理。 省略缓冲区,时钟和异步。未显示重置等。无需绘制时钟:整个设计有一个单一的系统时钟。) 请参阅FSD规则。 START是一个事件:单时钟范围的同步脉冲。如果adder的路径延迟长于时钟延迟,则会脉冲ST1信号。 8需要时钟或更少时间才能进行乘法。 16位除以8位还采用移位和减法进行简单设计。对于一级,二级等也是如此。低通,带通,高通滤波器, 同步FIFO,连续的近似寄存器等  
    www.dropbox.com/.../8Mply.jpg