This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] CD74ACT74:D Flip Flop:如何可靠地为具有浮点信号的FD唇缘Flop计时或重置。

Guru**** 669750 points
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/605325/cd74act74-d-flip-flop-how-to-reliably-clock-or-reset-a-fd-lip-flop-with-a-glitched-signal

部件号:CD74ACT74

大家好,

过去20年来,我一直在设计复杂的数字ASIC。 我开发了设计技术和设备,可在74 / 4000类似设备中使用,允许

使用这些器件的完全同步化设计。 同步启用的设计大大简化了设计流程和计时分析,同时提高了可靠性和可靠性。  

这些设计是不受浮华干扰的。 这些技术和设备也可应用于FPGA,ASICS,完全定制IC等。它们有助于从离散设备迁移到FPGA,Asics,完全定制。

我在这个论坛中的建议是,德州仪器 (TI)在74/4000系列中增加了一些新器件,以使它们能够构建同步启用的系统。

由于我没有找到方法在本文中粘贴示意图,因此我发布了一个指向简短PDF文档的链接。  

对于那些使用74/4000器件(非完全同步器件)进行设计的用户,甚至对于那些使用FPGA或ASIC进行设计的用户,阅读本文档可能会改变您设计系统的方式。  

享受!  

smathieu13@hotmail.com