This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SN74LVC244A:上拉电阻值

Guru**** 2387080 points
Other Parts Discussed in Thread: SN74AUC244, CD74AC244
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/605198/sn74lvc244a-pull-up-resistor-values

部件号:SN74LVC244A
主题中讨论的其他部件:SN74AUC244CD74AC244

您好,

我在 设计中使用SN74LVC244ADWR作为JTAG接口的缓冲器,以更改Arria 10GX FPGA。

以下是示意图:

根据Altera的引脚连接指南,提供了上拉和下拉电阻器。

此电阻值是否可用于此缓冲区?

如果要使用任何不同的值,请提出建议。

谢谢,此致,

Nanjunda M

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    另外,我还可以知道缓冲器上每个IO引脚使用1.8V电源时的输出电流。
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    你好,Nanjunda,

    1.8V的驱动电流在数据表中-它列在1.65V以下,因为这是1.8V电源(从1.65V到1.95V)的最坏情况

    这里的上拉和下拉电阻器对于这样的低电流驱动应用来说可能太小。  n ü 1kΩ 上拉需要来自LVC244的1.8mA驱动器(只能输出/接收4mA)。  我建议将其更改为10kΩ(180μA要求)。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好,

    我的FPGA最低电流要求约为8mA。 所以我想我不能使用。

    谢谢,此致,
    Nanjunda M
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您可以使用并行通道来提高驱动强度-此外,SN74AUC244具有1.8V电压下8mA的驱动强度,这可能适用于您的应用。
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    你(们)好

    是的。 我也曾想过,但我们已经完成了设计,布线不是很方便。 还有其他解决方案吗?

    谢谢,此致,
    Nanjunda M
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    你(们)好
    CD74AC244如何?
    有什么想法?电流@ 1.8V电平是多少?

    谢谢,此致,
    Nanjunda
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    CD74AC244在与LVC相同的电压/电流下具有更高的输出阻抗,因此在所有情况下其输出电流都将更差。 请注意,在3V电压下,交流设备的输出阻抗为105欧姆,而LVC设备的阻抗(电流高得多)仅为29欧姆。 当您降低Vcc时,这两种设备的阻抗都会增加,并且交流设备的性能将低于LVC。

    我担心我们的产品组合中没有任何设备可以解决此设计问题。