This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SN74AVC2T245:未使用的DIR引脚

Guru**** 2511415 points


请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/657861/sn74avc2t245-unused-dir-pin

部件号:SN74AVC2T245

您好,

我在论坛上看到未使用的输出/输入引脚可以连接到GND。 方向销应该怎么做? 将其连接至GND还是让其保持浮动?

谢谢!

亚当

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好,Adam:

    方向销必须保持在高或低位置,具体取决于您希望设备在哪个方向上运行。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Emrys您好,

    是的,我同意在正常操作中,设备需要选择方向,而不是保持浮动。

    但是,如何处理未使用的DIR引脚? 它是否可以保持浮动,还是需要连接到VCC/GND?

    数据表仅指示未被起诉的输入/输出应连接到GND。

    谢谢!

    亚当

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    DIR引脚是一个输入,必须设置为有效级别。  在本应用报告中解释的原因:  

    缓慢或浮动CMOS输入的影响-德州仪器(TI)

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    谢谢Emrys,

    如果我将DIR引脚固定为低电平,那么我是否让相应的输出保持浮动,或者是否也需要接地?

    谢谢!

    亚当
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好,Adam:
    这确实取决于您的系统。 如果输出始终处于活动状态,则为否 在这种情况下,他们将保持在有效的水平。 这种情况相当常见...很多次我看到OE\针脚一直连接到GND。

    如果设备在运行期间处于高阻抗状态,则需要在该处使用某种上拉或下拉电阻器,以使I/O引脚保持在有效水平。 上/下拉电阻的值应受泄漏电流的限制--通过上/下电阻器的泄漏电流将产生压降。 我经常看到10k,47k或100k电阻器用于此目的。