[参考译文] SN7.4125万：SN74LVC1G125 IC的OE#引脚频率特性。

您好，Srinivasuki，

你的电路没有通过--我知道张贴图片最好的方式是保存它然后插入你的帖子(有时这个论坛上的图片有点不好)。

根据您的描述，听起来您需要一个漏极开路逆变器。 您是否考虑过使用SN74LVC1G06而不是'125?

SN74LVC1G125将启用/禁用<10.1ns的输出。 当您禁用输出时，设备将处于'高阻抗'模式，输出波形将受上升/下降时间的RC时间常数的限制。 您的负载电容和上拉电阻器的尺寸可能会使它们无法在允许的时间内将信号上拉至Vcc。 我的第一个建议是使用较小的上拉电阻。

谢谢Clemens，

你说得对，我的脑海中的描述是错误的。  像SN74LVC1G07这样的漏极开路缓冲器可以正常工作-但从电路来看，我不知道为什么使用漏极开路配置。  我想到了两个解决方案-一个是完全消除缓冲区，另一个是在其正常配置中使用缓冲区。

 

每次回答您的一个问题Srinivasuki，

对于上述电路，请告诉我缓冲器SN74LVC1G125的以下参数

正如Clemens提到的，我会将电容器从Vcc移至GND，而不是从Vcc移至Y

我还会将OE\连接到接地，将您的输入信号连接到，然后拆下输出上的上拉电阻。  这会将输出更改为推挽式，并提高信号质量。

1.输出脉冲的上升时间/下降时间

在漏极开路配置中，下降时间将非常快(按<10ns的顺序)，但上升时间将与您的上拉电阻和输出线电容有关。  目前的电路，您应该会看到上升时间大约为4*10E-9*12E3 =480 us。  10 nF电容器正在使您的输出失效。

如果您只移除10nF电容器，估计我会给输出负载~10pF，因此上升时间为~4*10E-12*12E3 =480 ns。

如果按照我上面的建议更改电路，您会看到类似的上升和下降时间，每条大约为10ns。

2. OE#到输出传播延迟。

这在数据表中的'切换特性'下列出为t_en和t_dis (启用时间和禁用时间)。

对于3.3V，启用时的最大延迟为5.3 ns，禁用时的最大延迟为5 ns。

3.上述TI推荐的电路。

请参阅上述说明。  如果您需要一个示意图，请告诉我，我很乐意提供一个示意图。

4.推荐的上拉电阻值

我建议在推拉模式下使用该设备，这样就可以拆下上拉电阻器。

5.我的电路在500kHz左右工作，无论缓冲器是否支持。

当然可以。  此缓冲器可在100 MHz以上轻松运行，因此500 kHz不会出现问题。