• 状态 Resolved
  • 已锁定 已锁定
  • 回复 3 回复
  • 订户 0 订户
  • 视图 555 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SN74LVC112A：驱动器强度较低的替代产品？

admin
Guru**** 2503165 points
Other Parts Discussed in Thread: CD74HC112

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/1096205/sn74lvc112a-alternative-with-lower-drive-strength

部件号：SN74LVC112A
主题中讨论的其他部件：CD74HC112

我需要一种替代“LVC”逻辑系列“112A”双FF器件的方法。
 我们需要限制一些过冲-较低的驱动强度P2P设备应该可以解决该问题，而无需更改PCB。

我正在将CD74HC112视为候选项...您能否确认？
*所需软件包为TSSOP

VOH

VCC-0.5V (@1μA Ω)
我认为这是一个典型的问题... VOH需要在Vcc - 0.5V范围内，超过额定输出驱动电流(4mA？)

音量

0.5V (@1μA)

同样，typo ... VOL意味着通过内部FET的漏电流；因此，压降...额定电流(4mA？)应小于0V + 0.5V

输出tr/tf

小于5ns

*大于LVC112A设备

这有点令人困惑，但我理解他们需要"大于" 5ns的输出上升/下降时间。

传播延迟

tPHL 和 tPLH之间的差异<15ns

数据表不会指出tPHL和tPLH之间的偏差；它仅说明"Typ"传播延迟。 我们是否有数据比较典型tPHL与典型tPLH？ 它们之间的电压是否在15ns内(3.3V时)？

时钟输入(VIH)

0.9Vcc

时钟输入(VIL)

0.1Vcc

  • 0
    TI__Guru**** 2503165 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    这是TSSOP封装中唯一的其它'112设备。 HC的驱动强度确实要低得多。

    1 μ A µA高阻抗CMOS输入；实际不需要额定输出电流。

    上升/下降时间在很大程度上取决于电容负载。 (HC测试条件为15 pF；LVC测试条件为50 pF。)

    未指定歪斜。 但CMOS输出设计为对称；我希望典型值< 1 ns。

  • 0
    TI__Guru**** 2503165 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好，Clemens：

    感谢您的回复。 快速跟进：

    DS显示器件在4.5V或更高电压下可处理25MHz。 在3.3V电压下是否可以达到25MHz？ (看起来，典型值可能会达到25MHz，但不会超过温度？)

  • 0
    TI__Guru**** 2503165 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    是的。 使用线性插值时，5V时的最大传播延迟可估计为33.3 ns，3.3 V时为103 ns。 将相同的系数应用于60 MHz时，估计在3.3 V时大约19 MHz的最大频率。