This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SN74LVTH162245-EP:数据表问题

Guru**** 2500925 points


请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/1125056/sn74lvth162245-ep-datasheet-questions

器件型号:SN74LVTH162245-EP

我有关于74SN74LVTH162245的一些技术问题、这些问题未包含在数据表中。 问题是:

1) 1) Vcc 悬空时、是否可以向信号引脚1A1、1A2等施加电压? 通过浮动、我的意思是、Vcc 上几乎没有任何应用。 接地。

2) 2)通过芯片的数据的最大时钟速率是多少? 它能否支持25MHz、33MHz、50MHz 等? 数据表仅列出传播延迟。

3) 3)是否有输出上升时间与容性负载的规格?  

4) 4)器件的最大输入上升和下降时间是多少? 建议的工作条件规定为10ns/V。因此、3.3V 阶跃将为33ns、这看起来不可能很慢。 我一定会误解这个规范的含义。 请您澄清一下。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Philip、

    1、如果 Vcc = 0V、所有 I/O 将为高阻抗。 这由 Ioff 功能指示。 我不建议让 Vcc 浮动、只需将其设置为0V。  

    该器件的最大时钟速率为150MHz。  

    我们没有为大多数逻辑器件指定输出上升时间。  

    4.  

    输入上升/下降时间要求为10ns/V 这意味着您的输入信号不应低于10ns/V、以确保器件正常运行。 如果您在3.3V 的 Vcc 下运行、输入转换时间不 应慢于33nS。  

    此致。

    Sebastian