This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SN54AC244:确定 OE 输入的上拉和下拉电阻

Guru**** 2509415 points


请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/1124192/sn54ac244-determining-pullup-and-pulldown-resistors-for-oe-input

器件型号:SN54AC244

您好!

我需要在电路板设计的一种模式下在 OE 上添加一个上拉电阻器、并在设计的另一种模式下在 OE 上添加一个下拉电阻器、这样、一种模式下驱动器不会激活、而在另一种模式下、驱动器将激活。

为此、我将取消选择其中一个电阻器。

我的问题是如何确定这些电阻器的值? 我看到泄漏电流为1uA。 我是否只需选择一个不会改变 OE 输入上 VIH 和 VIL 电平的电阻器?

换句话说、对于下拉、如果我使用1K 下拉电阻、则在输入引脚上只会看到1K * 1uA =.001V、这完全符合 VIL 规格、以确保它保持低电平。

如果我使用1K 上拉电阻、我会在输入引脚上看到1uA * 1K =.001V、3.3 -.001 = 3.299V 的压降、这完全符合 VIH 规格、以确保其保持高电平。

是这样吗?

谢谢、

Matty

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    是的、这是正确的计算。

    如果不需要使用电阻器进行调试、则可以使用0 Ω 跳线。