请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：TXS0102 主题中讨论的其他器件： DP83867IR、 2N7001T、 TXU0101
您好！
我在 Xilinx SOC 器件和 TI DP83867 PHY 器件(PHY 器件位于通过1.5英尺电缆连接的外部电路板上)之间的 MDIO 接口上使用 TXS0102器件。
对于 MDIO 数据信号、根据 器件数据表建议、我有一个靠近 TI DP83867 PHY 器件的2K 外部上拉电阻器。 对于 MDC 时钟信号、我没有外部上拉电阻(TXS0102具有10k 内部上拉电阻)
Xilinx SOC 器件 MDIO 接口具有推挽输出。
我有几个问题：
- 我观察 TXS0102 A 输出端 MDC 时钟高电平的下降波形(从3.3V 下降到2.3V)
输入波形是干净的。
- 您能不能帮助告知导致此压降的原因以及是否可以纠正？
作为参考、MDIO 输出波形是干净的：
2. TXS0102输入引脚上是否有过冲/下冲规格？
我在 TXS0102数据表中找不到此信息。 或者、我是否可以将第6.1节中最小-0.5V 和最大 VCC +0.5V 的绝对最大额定值视为规范？
TXS0102时钟 MDC 上存在3.63V 过冲：
我想这是由 PMOS 晶体管在转换期间短暂导通造成的。 我正在考虑是否应该 在 TXS0102输出端包含一个串联电阻器来抑制该过冲。 如果您对此有疑问、请提供建议。
谢谢
路易
