如果/RCLR 上有下降沿、或者/SRCLR 上有下降沿、然后 RCLK 上有上升沿、则所有输出都将变为低电平。 R1318和 R1319可能会拾取噪声。

或者电源可能受到影响。

您将电流注入到哪个信号中？

要从错误的数据中恢复、请定期移入正确的数据。

您好、Ladisch、

很抱歉、对 BCI 测试不确定。 以下句子是什么意思？ 或者我应该向客户询问什么？  

此外、现象是不同通道的性能不同。 (某些通道输出0和某些通道输出1、因此您可以在视频中看到 LED 闪烁)。 R1318和 R1319的建议是什么？客户设计的审查结果是什么？ 是这样、还是应该修改任何组件值？ 谢谢！  

BCI 的目标是测试某种通信线路(即移位寄存器的输入)、还是其他某种方式？

我建议将 R1318/9替换为0 Ω、但该寄存器在上电时不会复位。

如果单个芯片的输出具有不同的值、则 SER 和 SRCLK 会受到影响。 从这种情况中恢复的唯一方法是转移新数据。

该原理图未显示如何驱动输入信号。 保护这些信号可能涉及到对电路板设计的更改。

您好、Ladisch、

当然、您建议将 R1318/9修改为0欧姆、以便正确尝试。 但我认为这些是上拉功能电阻器、因此我们为什么要移除它们、如果移除电阻器、3.3V 电压将直接连接到 SRCLR 和 RCLR。 我们担心这种连接会损坏芯片。  

是的、从这种现象来看、我们看到 LED 随机闪烁、最初我们使用软件方法将所有3个芯片的输出设置为1。 但在 BCI 测试中、我们可能无法测试 CLK 和其他信号。 我们只提供电源、看看 BCI 测试中 LED 将会发生什么情况。 我们希望您查看芯片 外设电路、并为客户提供一些建议、以便在400MHz 范围内通过 BCI 测试。

如果 SER 和 SRCLK 受到影响、如何修改原理图或添加一些电路来抵御这种干扰？ 您还需要哪些其他信息、以便我可以联系客户获取这些信息、谢谢。

CMOS 输入具有高阻抗、可直接连接到 VCC。 (此处可能存在的问题是 RC 组合旨在在上电时生成低脉冲。)

问题是噪声如何到达输入端。 它进入器件的确切位置、以及它如何从那里进入移位寄存器？

通常、为了防止高频噪声、添加一些低通滤波器。 正常输入信号的频率是多少？

您好、Maier、

客户使用了集成电阻器的晶体管、我们想知道应该添加低通滤波器的输入是什么？  数据还是时钟输入？ 谢谢你。

每个受噪声影响的布线上都需要 LPFS。 当有疑问时、所有这三个问题都存在。

不同的电路板布局可能能够更好地屏蔽这些布线。

您好、Ladisch、

您是否需要查看客户 SN74HCS594Q1器件布局？ 因此、您是否怀疑这是与布局和噪声相关的问题？ 谢谢你。

也许可以通过在布线和噪声源之间增加较大距离来改进布局、或者在两者之间添加接地布线。 但我不知道电路板布局布线的空间限制是多少、因此这可能不有用。 例如、请参阅 《ESD 布局指南》。

您好、Ladisch、

我收集了客户的 SN74HCS594-Q1布局之一、请参阅屏幕截图、如果需要改进、请告知我们、谢谢！

您能否显示 SER/RCLK/SRCLK 信号所采用的整个路径？ 它们的起源是什么？

您好、Ladisch、

更新测试结果：

客户在每条布线上添加了50欧姆电阻器：SER、RCLK、SRCLK、然后 BCI 测试通过。 现在新问题是：

当它们执行 ESD 测试并测量波形时、发现 SER 信号已被 ESD 击中高电平和低电平。 您对客户 当前原理图设计的 ESD 测试有什么建议吗？ 谢谢！

也许可以通过在 SER 布线和噪声源之间增加更大距离来改进布局、或者在两者之间添加接地布线。

您能否展示 SER 信号所采用的整个路径？ 它的起源是什么？

您好、Ladisch、

以下是布局信息：

ESD 测试的布局是否有任何改进？ 谢谢你。

什么是 SER？

您好、Ladisch、

在这里、我再次收集了客户布局、您能不能用我之前发送给您的原理图来帮助您进行查看？ 谢谢！

此外、下面是现象视频：

e2e.ti.com/.../5aa48ddb11ac24dfb885995d4dd195fc.mp4

您能否帮助提供一些有关其布局的建议以提高 ESD 性能？ 非常感谢！

引脚"14L"只会进入过孔；我无法看到整个布线。

您好、Ladisch、

更新了一些附加信息、引脚14是 SER、引脚12是 RCLK、引脚11是 SRCLK。 客户对 SER 引脚采取了以下对策：
1.在信号线上连接一个50欧姆电阻(尝试靠近 MCU 并靠近 LED 驱动器)
2.在接地端添加一个10nF 电容和50V 耐受电压。
3、添加一个4.7K/9.4K 的上拉电阻器和一个与上拉电阻器并联的10nF 电容器(希望吸收脉冲)。
上述措施均无成效。 客户还 使用示波器捕获 ESD 图、如下所示：

借助上述信息以及原理图和布局、您能帮助我们为 ESD 问题提供一些建议吗？ 谢谢！

我看不到电路板上噪声耦合到 SER 布线的位置。 (这将是采取反措施的最佳场所。)