• 状态 Resolved
  • 已锁定 已锁定
  • 个回复 8 个回复
  • 名订阅用户 0 名订阅用户
  • 次查看 565 次查看
  • 用户 0 名在线用户
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SN74LVC16T245：数据速率问题- FPGA 2.5V 至1.8V 转换

admin
Guru**** 1867380 points
Other Parts Discussed in Thread: SN74LVC16T245, SN74LVC827A, SN74AUC16244, SN74AUC244, SN74AUCH16244, SN74AUCH244
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/1064562/sn74lvc16t245-data-rate-questions---fpga-2-5v-to-1-8v-translation

器件型号：SN74LVC16T245
主题中讨论的其他器件： SN74LVC827A、 SN74AUC16244、 SN74AUC244、 SN74AUCH16244、 SN74AUCH244

我的客户请求将10位从2.5V FPGA 转换为1.8V、

由于 数据速率大于100Mbps、我建议使用 SN74LVC16T245、假设我可以不使用额外的6位。

总共有1个100MHz 时钟位和9个数据位(低于100MHz)  

问题包括：

 SN74LVC16T245中  

假设时钟为100MHz、其他输入是否需要共享余数100Mbps？ 还是强制其他位 以100MHz 运行？

2 是否所有输入位都以 最大数据速率变化？

我建议的另一个选择是 SN74LVC827A 10位缓冲器、我将会问同样的问题、此外： SN74LVC827A 在 150MHz 时是否支持2.5V -> 1.8V？


 

  • 0
    TI__Guru**** 1867380 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    所有通道都是独立的。 每个输入/输出对的传播延迟以 tpd 为单位进行测量。

    1.8V 下的 LVC 可能不足以支持100MHz。 最好使用诸如 SN74AUC16244的 AUC 器件。 (对于单向降压转换、只需使用具有可过压输入的缓冲器即可。)

  • 0
    TI__Guru**** 1867380 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    好的、感谢您对此进行澄清。

    对于 SN74AUC16244DGVR、是否有任何应用手册解释了如何处理 VCC 引脚的推荐旁路电容？

  • 0
    TI__Guru**** 1867380 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    关于 SN74AUC16244DGVR、上升/下降时间为20ns/V
    您能否推荐 TR/TF 为5nS/V 或更低的缓冲器？ 我们的一些信号非常短 、TR/TF 为2ns


  • 0
    TI__Guru**** 1867380 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    [引用 userid="502928" URL"~/support/logic-group/logic/f/logic-forum 1064562/sn74lvc16t245-data-rate--questions--fpga-2-5V-1-8v-translation/3939429#3939429"]关于 SN74AUC16244DGVR，上升/下降时间为20ns/V。[引用/引用]

    我不知道究竟哪里会出现混乱。

    您指的是_maximum_建议的输入转换速率：

    最大值意味着输入转换速率可以小于此速率、低至0ns/V

    -

    输出转换速率不是输入转换速率。 数据表中未指定该值、但该器件具有非常低的延迟、包括转换时间：

    在1.8V 工作电压下、从输入到输出的延迟仅为1.8ns、这表示到50%的上升时间远小于1.8ns。 对于这些器件、您应该期望转换结果接近0.5ns/V

  • 0
    TI__Guru**** 1867380 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    谢谢。 我明白了。

    更多问题：
    1.您是否有任何建议在输入中使用 PU/PD 电阻 器、以避免可能的浮动级和器件(SN74AUC16244DGVR)过热？
    2. 100nF 的旁路电容是否足够(每个 VCC 引脚)？
    3.您是否 可以分享任何布局建议？


  • 0
    TI__Guru**** 1867380 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    [引用 userid="502928" URL"~/support/logic-group/logic/f/logic-forum 1064562/sn74lvc16t245-data-rate 问题--fpga-2-5v 转1-8v 转换/3939675#3939675]1. 您是否有任何建议在输入中使用 PU/PD 电阻 器以避免可能的浮动级和器件(SN74AUC16244DGVR)过热？[/QUERP]

    是的、输入不应悬空。  如果您的系统无法保证输入始终处于定义的电压值、那么我建议使用10kΩ Ω 下拉电阻器来确保输入被定义。

    [常见问题解答]慢速或浮点输入如何影响 CMOS 器件？

    [常见问题解答]如何终止逻辑器件的任何未使用通道？

    [引用 userid="502928" URL"~/support/logic-group/logic/f/logic-forum 1064562/sn74lvc16t245-data-rate 问题--fpga-2-5v 转1-8v 转换/3939675#3939675]2. 100nF 的旁路电容器足够了(每个 VCC 引脚)？[/引述]

    由于该器件具有多个电源引脚、我建议在每个电源引脚上使用10nF (0.01uF)或22nF (0.022uF)电容器。 该器件总共需要4个电容器。

    [常见问题解答]如何为 CMOS 逻辑器件选择旁路电容器？

    [引用 userid="502928" URL"~/support/logic-group/logic/f/logic-forum 1064562/sn74lvc16t245-data-rate 问题--fpga-2-5v 转1-8v 转换/3939675#3939675]3. 如果 您可以分享任何布局建议？[/quot]

    该器件的唯一特定布局限制/要求是使旁路电容器在电源引脚附近保持电气接近。

  • 0
    TI__Guru**** 1867380 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    关于10K Ω PD 电阻器，如果我只使用8个缓冲 器(3OE 和4OE 连接到 GND)，则3AX 和4Ax 的输入可直接连接到 GND (节省 PCB 空间)，还是在这种情况下也建议使用 PD？  

  • 0
    TI__Guru**** 1867380 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    未使用的输入可直接连接至 GND (或 VCC)。 仅当您希望在调试期间更改输入电压时、才需要下拉/上拉电阻器。

    如果您仅使用八个通道、请考虑较小的 SN74AUC244。

    如果您实际使用的任何信号上没有上拉/下拉电阻器、则可以使用具有总线保持输入的器件 SN74AUCH16244或 SN74AUCH244来将 PD 保存在未使用的输入上。