This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SN74AXC8T245:技术问题:传播延迟

Guru**** 2387080 points
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/1060938/sn74axc8t245-technical-questions-propagation-delays

器件型号:SN74AXC8T245

您好!

我对传播延迟有疑问:传播延迟(tpd)的容差取决于非常大的电源电压(Vcca 和 Vccb)。 绝对传播延迟对于我们的用例并不重要。 对于我们的用例而言、相对传播延迟分别是总线的偏斜、这是由总线信号的不同传播延迟引起的。  您是否可以为同一电平转换器 IC (相同传输方向)内部不同位/通道之间以及同一 PCB 上不同电平转换器 IC (相同类型、传输方向、电压电平和温度)之间的传播延迟指定较小的容差。 或者、在相同条件下、您能否至少对同一 IC 内部以及同一类型 IC 之间的传播延迟相关性说些什么? 我们仅使用从 B 侧到 A 侧的传输方向、Vcca= 1.8V 或3.3V、Vccb= 3.3V。

输入和输出信号的传播延迟为 Vcc 的50%。 对于输入信号、这对我来说是可以的、但对于输出信号、这种规格是一个问题。 我通过这些信息知道输入信号的压摆率分别为上升/下降时间、假设是线性增加/减少、则很容易从输入信号达到 VIH 或 VIL 的点再计算回50% Vcc 的点。  

输出电压上50% Vcc 的点是一个理论值、对于电路的功能没有表现力或表现力低。 如果没有输出信号的上升/下降时间或压摆率规格、则无法计算输出电压达到 VOH 或 VOH 时输出信号的重要点。 您能否指定输出信号的上升和下降时间或压摆率?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Klaus、您好!

    此常见问题解答 应在此处提供帮助。

    我还认为还有另一个与通道间偏差相关的问题、这通常小于1ns。