• 状态 Resolved
  • 已锁定 已锁定
  • 个回复 3 个回复
  • 名订阅用户 0 名订阅用户
  • 次查看 275 次查看
  • 用户 0 名在线用户
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SN74AUP1G32：共享或门输出

admin
Guru**** 1826070 points
Other Parts Discussed in Thread: SN74AUP1G32, CC2530, SN74AUP1G06
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/1132810/sn74aup1g32-sharing-or-gate-output

器件型号：SN74AUP1G32
主题中讨论的其他器件： CC2530、 SN74AUP1G06

由于缺少 I/O 而不得不发挥创意(CC2530系列)。 使用 OR 门(SN74AUP1G32)将两个外部数据信号带到配置为输入的 CC2530上的 GP/IO。   这一相同的 CC2530 I/O 被定期 用作输出、以便为外部器件提供逻辑1。

 当或门输出通常为低电平时(逻辑零- 0.0伏)、将逻辑1 (3.3伏)应用于 SN74AUP1G32或门的输出会产生什么后果？  不同的问题是、当两个输入都为逻辑零(输出为逻辑零)时、返回 OR-Gate 输出的阻抗是多少？  数据表未提供等效电路图。  输出是否为高阻抗？

非常感谢。

Jim

  • 0
    TI__Guru**** 1826070 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    3.3V 时的 Ω 输出阻抗约为50k Ω。 这可能会超过20mA 的绝对最大额定值并损坏器件。

    在或门和 GPIO 之间添加一个电阻器。

  • 0
    TI__Guru**** 1826070 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    谢谢克莱明。  电阻器会更改共享布线中的等效分压器、因此会出现问题。  然而、具有低正向压降的肖特基能否有效地隔离  SN74AUP1G32的输出？  

    更确切地说、 SN74AUP1G32的输出将用于向 CC2530发送"唤醒"信号。  CC2530上的同一 I/O 用作输出以驱动另一个组件(用于检测环境光的光电二极管)。 CC2530上的 I/O 大部分时间将配置为等待"唤醒"信号的输入(每30秒一次)、并定期更改为输出以感应环境光。  正 是在这个输出期间、I/O 变为高电平、到 SN74AUP1G32上"唤醒"的连接导致对地短路。  如果我们在"WAKE"的输出端有一个二极管、则应防止短路。

    我对用手画的草图表示歉意。  想快速解决这个问题。  谢谢。

  • 0
    TI__Guru**** 1826070 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    反相所有信号：在 OR 门之后添加一个开漏反相器(SN74AUP1G06)、并从低侧驱动光电二极管。