This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/logic-group/logic/f/logic-forum/1054647/sn74avc4t774-question-about-sn74avc4t774rsvr-design
大家好、
对于 SN74AVC4T774RSVR 设计、有两个问题需要您的帮助。 谢谢。
/OE 可直接连接至 GND。 (在上电期间、I/O 的状态将未定义。)
未使用的输入必须具有有效的逻辑电平。 将两侧都连接到 GND 是最简单的解决方案。 请参阅 [常见问题解答]应如何处理电平转换器器件的未使用 I/O 引脚？
