• 状态 Resolved
  • 已锁定 已锁定
  • 回复 1 回复
  • 订户 0 订户
  • 视图 332 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SN74LVC1G19：延迟匹配 A 到 Y1 &安培；Y2

admin
Guru**** 2531950 points


请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/1051836/sn74lvc1g19-delay-matching-a-to-y1-y2

器件型号：SN74LVC1G19

从输入 A 到输出 Y0和 Y1的延迟匹配程度如何？

在功能图中、从 A 到 Y1的路径中显示了一个额外的逆变器、Y0路径中是否有任何补偿有助于匹配延迟(在所有情况下、假设 E/为低电平)

  • 0
    TI__Guru**** 2531950 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Steve、

    数据表中给出的传播延迟与两个通道相同、但无法保证两个通道之间的偏差。 我们通常可以说、偏斜小于1ns。