This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] 哪种触发器不需要 CLK

Guru**** 2390945 points
Other Parts Discussed in Thread: SN74AUP2G02, TLV803E

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/1133435/which-kind-of-flip-flop-not-require-the-clk

主题中讨论的其他器件:SN74AUP2G02TLV803E

你好

SR 锁存器似乎是唯一不需要 CLK 的触发器。

请帮您确认吗?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    是否可以向 S/R 触发器添加 CLR 引脚

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    当它有一个时钟输入时、它被称为触发器。
    当它没有时钟输入时、它被称为锁存器。

    请描述您想要的行为。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    你好

    我需要的行为非常简单。 输出由一个触发信号(也许是 A)设定并且由另外一个信号(B)复位。

    我认为简单的 S/R 可以满足这一要求。 也许2G74也可以实现这一点。

    不同之处在于2G74需要 CLK 输入、它可能更稳定。 除此之外、我想知道 S/R 锁存器的缺点。

    谢谢!

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    这听起来像是针对 S/R 锁存器的应用。

    为什么时钟输入会使其更稳定? 您甚至有时钟信号吗?

    锁存器和触发器是不同的器件、适用于不同的应用。 两者都有一个缺点、即它们不适合其他更好的应用。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    这可能有助于了解 SR 锁存器的使用情况。 如果您的系统需要一个、您可以通过双或非门或双与非门轻松构建它(取决于您是否需要低电平有效输入或高电平有效输入)。 例如、SN74AUP2G02可被用来锁存:

    也不会从 https://www.allaboutcircuits.com/textbook/digital/chpt-10/s-r-latch/中锁定图像 

    -

    只要 D 型触发器具有异步预设和清零引脚(或设置/复位... 相同)。

    以这种方式使用时、D 和 CLK 输入保持未使用状态(端接至 GND 或 VCC)。

    -

    还必须注意的是,锁存器没有默认输出状态--您必须在系统启动时强制它们进入所需状态。  [常见问题解答]锁存器件的默认输出是什么? (触发器、锁存器、寄存器) 

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    是的、谢谢。

    我希望锁存器从0级开始。 有什么想法来设置它

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    要在上电期间设置锁存状态、请通过 R-C 电路为置位或复位输入生成脉冲、或使用 TLV803E 等复位 IC。