This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SN74LVC1G57:将 SN74LVC1G57用于死区时间电路

Guru**** 2387060 points
Other Parts Discussed in Thread: SN74LVC1G57
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/1031102/sn74lvc1g57-using-sn74lvc1g57-for-deadtime-circuit

器件型号:SN74LVC1G57
主题中讨论的其他器件: 冲击

我将配置为双输入与门的 SN74LVC1G57用作死区时间电路的一部分。 请参阅随附的图像以供参考。 VCC 为5V。 使用两个相同的死区时间电路:一个用于高侧开关、另一个用于低侧开关。

与门的输入 A 始终开启、以实现此分解。 图示的源是400kHz 的方波。 死区时间是通过 RC 常数仅减慢上升沿而产生的。 由于二极管、下降沿不受影响。 我期望死区时间~105ns、因为这是栅极输入 B 达到~2.4V 所需的时间、我近似为正向输入阈值电压(VT+)。 但是、我测量的死区时间为70ns。 我对 VT+的理解是否不正确? Vcc = 5V 时的 VT+是什么? 什么可能导致死区时间为70ns 而不是105ns?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    根据数据表值、我预计典型的正阈值大约为2.75V:

    考虑到这一点、我希望您的电路为输入信号提供大约128ns 的延迟(考虑到器件的延迟、可能会接近131ns、但这将会因您使用2而被忽略)。

    我建议在输入和输出端放置一个示波器、以查看发生了什么情况。

    可能会损坏输入、导致额外的泄漏、从而影响您的充电时间计算。 您是否尝试换用新 IC? 额外泄漏的最常见原因是 ESD 冲击、除了额外的泄漏之外、该冲击还会使器件大部分处于工作状态。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    我将获取输入和输出波形并返回给您。 IC 是一个新器件。  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    [引用 userid="495502" URL"~/support/logic-group/logic/f/logic-forum/1031102/sn74lvc1g57-using-sn74lvc1g57-for-deadtime-circuit/3813140 #3813140"] IC 是一款新器件。  [/报价]

    这是否意味着您已在 ESD 安全环境中更换了器件? 还是原始 IC 是新的?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    我意味着原始 IC 是新的。 我捕获了波形。 PWM 源与与与门输出之间的延迟在上升沿上约为~100ns、这将表明器件在大约2.3V 的电压下打开。 该值是否合理?

    我测量两个信号2.5V 电平之间的延迟。 我还尝试在和栅极输入 B 进行探测、但这会由于探头电容而引入另一个延迟、从而使 b/w PWM 源和栅极输出延迟~117ns。 请参阅下面的图以供参考。

    在下降沿、我测量 PWM 源与与与门输出之间的~11.5ns 延迟。 我期望接近7ns 的值(即、由于 RC 而为2ns、 由于器件传播延迟而为5ns)。 11.5ns 听起来是否合理? Vcc =5V 时的 Vt-阈值是多少?

    我在与门输出端观察到的有效死区时间接近85ns。

    我的最终目标是确保各个器件和电路板之间的一致性。  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    相对于时基、上升沿和下降沿非常慢、这将导致计算中断。 典型的 RC 充电时间假定一个完美的阶跃函数。

    我没有看到显示的操作或电路有任何问题。 您对精度的期望是需要调整的结果。 对于这种类型的电路、您不会获得完美的纳秒延迟。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    感谢您的反馈。