This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] CD4046B:将被锁定在47Hz 至63Hz 频率范围内的乘法电路。

Guru**** 671890 points
Other Parts Discussed in Thread: TMS320F280025, SN74LV4046A
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/1037806/cd4046b-multiplication-circuit-to-be-locked-on-a-range-of-frequencies-from-47-hz-to-63-hz

器件型号:CD4046B
主题中讨论的其他器件:TMS320F280025SN74LV4046A

我们需要将电网频率乘以32次才能馈送到 TMS320F280025微控制器中。 我们希望 PLL 能够锁定47Hz 至63Hz 的电网频率。 应用电路如下所示:

R2、R1和 C1的计算如下:

R1选择为100 k 欧姆、电源电压为5 VDC。

Fmin = 47 * 32 = 1502Hz。

从上图中可以看出、C1的值大约为10、000pF。

FMAX= 63*32= 2016 => Fmax/Fmin = 2016/1502= 1.34。

从下图 R2/R1=0.3。 =>R1=100K/0.3= 330K。

滤波器组件 R3和 C2分别被选为100k 欧姆和0.2uF、如下所示:

我正在使用信号发生器测试电路。  它能够锁定在50至61Hz 之间、但不能锁定在47至50Hz 范围内。 它也不在61Hz 至63Hz 范围内锁定。 如果有人能够验证计算结果并在固定频率捕获和锁定范围时提供一些指导、那将是不错的。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    在调整任何值或器件之前、我将首先使用示波器查看信号。 确保在相位比较器的输出和 VCO 的输入端看到预期结果。 在未锁定的频率下、VCO 的输入/输出会发生什么情况?

    除此之外、如果您要在5V 电压下运行、我建议您切换 至 SN74LV4046A、该器件专为5V 额定运行而设计。 CD4k 系列逻辑器件专为15V 而构建、因此您不会在5V 时获得最佳运行。

    我还建议扩展您的频率范围、将 fmin 设置为1kHz (或更低)、将 fmax 设置为2.5kHz (或更高)。  尝试在您的最小频率下获得最小值、在您的最大频率下获得最大值、这听起来是一个更大的范围的好主意、 但最终、器件在其功能边缘运行、而扩展范围将使运行更处于"标称"工作范围内。