[参考译文] SN74LVT125：启动时高阻态输入的行为

我刚刚提到了这个话题、还有一个问题、Ladisch。

该器件在数据表中被称为"总线保持电路"-这是否意味着该器件在处于下一个唤醒状态时会在最后一个关断状态下自动输出最后一个状态？

谢谢、

裕基宏

您好，Ladisc-San

感谢你的答复。

我还有一个问题。

SN74LVT125具有总线保持功能、但输入是否仍然需要上拉或下拉电阻器？ (我的问题是有关启动的。)
如果是、是因为输出可能会振荡？

此致、

千兆

您好、Crosby–San

感谢你的答复。

>输入绝不能悬空(请参阅 [常见问题解答]慢速或浮点输入如何影响 CMOS 器件？)。 如果 在上电期间未驱动输入、则需要一个上拉或下拉电阻器。

当 Ladisch-San 第一次回答时，不应该让输入悬空，这是不对的？

下拉时电阻值的计算公式是否正确？

Rd = VT/IIhold (最大值)

我无法从数据表中找到 VT 和 II (HOLD)最大值。 VT = 1.5V？ II (保持)最大值= 75uA？

此致、

千兆

 SN74LVT125确实具有总线保持功能吗？ 那么 、与 SN74LVTH125有何区别？

目前、我假设  SN74LVT125 数据表错误、并且它没有总线保持功能。

大家好、Clemens、

我必须同意您的观点、我在最后没有看到任何其他支持证据表明这些器件是相同的。 有趣的是、这以前没有被发现。 我将研究如何更改它。

谢谢！

乍得克罗斯比

您好、Higa、

如果您的应用需要总线保持功能、我建议您使用 SN74LVTH125 -这个肯定具有总线保持功能。 我将亲自测试 SN74LVT125、以验证它是否具有总线保持功能。

[引用 userid="421485" URL"~/support/logic/f/logic-forum/989144/sn74lvt125-behavior-with-hi-z-input-at-startup/3655325 #3655325"]当 Ladisc-San 首次回答时，是否不应使输入悬空？

我仍然建议在不由另一个器件驱动的信号线上设置一个上拉电阻。 总线保持电路旨在缓解这种情况；但是、总线保持器件上具有大小正确的上拉电阻器不会对其造成损害。

[引用 userid="421485" URL"~/support/logic/f/logic-forum/989144/sn74lvt125-behavior-with-hi-z-input-at-startup/3655325 #3655325"]

下拉时电阻值的计算公式是否正确？

Rd = VT/IIhold (最大值)

[/报价]

我建议使用前面链接的应用手册中的 Rp 计算：

[引用 userid="421485" URL"~/support/logic/f/logic-forum/989144/sn74lvt125-behavior-with-hi-z-input-at-startup/3655325 #3655325">我无法从数据表中找到 VT 和 II (HOLD)最大值。 VT = 1.5V？ II (保持)最大值= 75uA？[/报价]

SN74LVTH125的数据表具有 II (HOLD)规格：

我们没有在数据表中定义 VT、因为实际阈值电压会根据温度、晶圆批次和其他因素的整个转换而变化-但-设置 VT = 1/2 * VCC 通常是一个安全的选择。

谢谢！

乍得克罗斯比

您好，Crosby－San Ladisch－San

感谢您的支持。

>如果您的应用需要总线保持功能，我建议您使用 SN74LVTH125 -这款绝对具有总线保持功能。 >我将 亲自测试 SN74LVT125，以验证它是否具有总线保持功能。

我知道。 我将等待您的验证结果。

此致、

千兆

您好、Higa、

请允许我花几周时间来获取器件并对其进行测试。

谢谢！

乍得克罗斯比

您好、Crosby–San

我知道。

此致、

千兆

您好、Crosby–San

您是否获取样片并进行任何更新？

此致、

您好、Higa、

我昨天刚拿到了器件、还没有机会测试它们。 我今天将尝试与他们联系。

谢谢！

乍得克罗斯比

您好、Crosby–San

感谢您的确认。

我理解、但有一些问题。

SN74LVT125和 SN74LVTH125是完全相同的器件吗？
如果是、您能否再次确认 IIhold (最大值)？
SN74LVT125数据表中没有 IIhold (最大值)规格。
是否可以理解它与 SN74LVTH125相同？

如果不是、有什么区别？

最好的服务

千兆