• 状态 Resolved
  • 已锁定 已锁定
  • 回复 1 回复
  • 订户 0 订户
  • 视图 332 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] CD4050B：断电时、输出瞬间变为高电平

admin
Guru**** 2380860 points
Other Parts Discussed in Thread: SN74AHC367
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/1006666/cd4050b-on-power-down-the-output-goes-high-momentarily

器件型号：CD4050B
主题中讨论的其他器件：SN74AHC367

当 Vdd 电源(3.3V)被移除时、已观察到输出瞬间变为高电平(~1.5V) 几毫秒并返回0V。

缓冲器的输入是来自 FPGA 的3.3V 信号。

输出上没有任何上拉/下拉电阻器。  

  • 0
    TI__Guru**** 2380860 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    建议的最小电源电压为3V。低于此电压时、不保证正常运行。 (和 CD4000器件针对20V 等高电压进行了优化。)

    要在加电/断电期间禁用输出、请使用具有/OE 的器件、如 SN74AHC367。