请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
https://e2e.ti.com/support/logic-group/logic/f/logic-forum/1006278/sn74auc125-skew-data
器件型号：SN74AUC125我的客户请求：
我必须在两个组件之间处理两个1.8V SPI 接口(每个接口具有4个信号：CLK、CS、MOSI、MISO)、这两个组件有时会部分供电。 在“省电模式”期间
为了完成 SPI 主器件写入时序、通道间的偏斜很重要。 可选 SN74AUC125。 传播规格为0.5ns 至2.1ns。 我在数据表中找不到任何内容。 因此，以下问题：
- 一个 SN74AUC125的4个通道之间是否存在偏移规格？
- 您是否有更好的建议(例如另一种缓冲区类型)来解决此问题？
BR
弗兰克
