This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/logic-group/logic/f/logic-forum/992824/sn74lvc1g00-device-is-un-powered-while-inputs-are-still-toggling-is-it-safe-to-assume-output-in-0
您好！
不保证器件的 VCC、但输入保持切换状态。
是否会损坏器件？
我是否可以安全地假设未上电时输出为"0"？ (如果不是、可在哪种器件系列中保证这一点)
谢谢
SN74LVC1G00的输入 始终为高阻抗-这不取决于电源、因此要回答您的第一个问题、不、在电源未通电的情况下、向输入应用逻辑信号不会对器件造成损害。
包括 SN74LVC1G00在内的一些器件会强制输出进入高阻抗状态_if_电源为0V -这在电气特性表中被指定为"Ioff"。 这与"未供电"不同、因为断开引脚或关闭开关模式电源并不总是会在电源引脚上产生0V 电压。
因此，要回答第二个问题--如果你可以确保 VCC = 0V，那么输出将是高阻抗，你可以使用相对较大的下拉电阻器将输出保持在0V。 我建议使用10kohm 电阻器。
当电源为0V 时、我们不提供任何可将输出保持在低电平的逻辑器件。
感谢 Emrys Maier 的快速响应。
在我们的案例中、"未供电"实际上 是断开电源(关断 FET 开关)
因此、74LVC1g00在旁路电容器中保留"部分供电"、并具有一些残余电压、而不是像您建议的那样完全断电(VCC=0V)。
在这种情况下、其输出的状态是什么？
您是否建议在其 VCC 上添加一个泄放电阻器、以确保在电源断开时 VCC=0V (代价是电池消耗更快)？
还有其他建议吗？
您能给我提供有关器件状态的更多详细信息吗？
电源关闭前的输入/输出状态是什么？ 电源引脚处于未通电状态时的电压是多少？ 是否连接了负载/什么类型？ 是否有任何电流流经该关断 FET、或者我们是否说所有电流在未通电状态下均关闭？
