This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SN74AUC1G125:有关 xOE 下降时间要求的问题

Guru**** 2382230 points
Other Parts Discussed in Thread: SN74LVC1G125, SN74AUC1G125
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/990614/sn74auc1g125-question-about-xoe-fall-time-requirement

器件型号:SN74AUC1G125
主题中讨论的其他器件:SN74LVC1G125

在下面、我附加了 SN74AUC1G125和 SN74LVC1G125用例的图像。

Δv 而言、数据表中的 Δt μ V/μ s 状态在 VCC = 1.5V 时为20ns (最大值)、在 VCC = 1.8V 时为10ns (最大值)。

1)这也适用于 xOE、对吧?

2) 2)如果将 xOE 变为低电平并激活器件的下降时间过长(50ns~300ns)、则输出可能会在高阻态和驱动之间来回翻转、对吧?

3) 3)在上面的#2中、如果 A 为低电平、并且 Y 通过2.2kΩ Ω 电阻器拉低、直到 xOE 拉低100ms 时该怎么办?
在这种情况下、即使输出在高阻态和被驱动之间来回翻转、它仍然是低电平、对吧?
这是否违反了 Δt μ V/μ s 的 Δv 限制-因为输出只能在 xOE 下降转换期间为低电平?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    该限值适用于所有输入、包括 OE

    当边沿过慢时、输出可能会振荡(这可能对您没有影响)、但器件也可能无法正常工作或会导致损坏;请参阅 [常见问题解答]慢速或浮点输入如何影响 CMOS 器件?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Clemens、

    我阅读了这篇文章。 我忘记了击穿电流

    我知道 H/L 振荡不会成为此应用的问题、而是击穿电流。

     DS 中的最长时间位于"建议运行条件"部分、而不是最大绝对值

    假设 VCC=1.8V、最坏的情况是您通过 MOSFET 连接到 VCC 和 GND 的时间小于600ns。

    离线时、是否有任何方法可以进行热仿真并查看这是否足以加热并损坏 CMOS 晶体管或键合线?

    我假设 DS 建议值与避免输出振荡的最长时间相关、但它与器件的击穿电流限制无关。

    RDS (ON)是最坏情况下的电流、假设为5欧姆、则表示最坏情况下的瞬时电流为360mA。  

    Darren

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Darren、

    在1.8V 电源下、在输入端以50至300ns 的转换时间损坏器件不会引起任何问题。 您将看到功耗增加、但即使 LVC 上的输出驱动器也无法在该电压下拉足够的电流以超过器件的最大限制。

    更大的问题是这些内部振荡--不仅仅是输出将再次打开和关闭,这会导致整个芯片的功耗和瞬变过大。 这可能会导致器件出现不稳定行为。