请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
https://e2e.ti.com/support/logic-group/logic/f/logic-forum/1003428/74ls107a
主题中讨论的其他器件：SN74HCS72、 TLC272您好！
我遇到了设计问题。 我已经设计了一个能够检测信号的设计、该信号与来自 Ardino Uno 的基准信号进行比较。 基准信号由 Ardino 生成、作为一个块信号、该信号被馈送到电容器、该电容器将信号平坦至稳定电压。 通过调节占空比、Ardino 通过电容器 C5和电阻器 R8生成请求的电压、该电压将与 TLLC272CDR 引脚2上的输入信号(PEEK 检测器)进行比较。 该设计以 Smith 触发器和的输出形式构建。 放大器通过电阻器 R9、R11和 R10将正反馈回引脚3。
输出信号(ADC)的结果是蓝色块信号。 (参见附件。) 这符合预期。
ADC 信号是连接到引脚12上的74LS107AD JK-FLflop 的输入时钟信号。 J 和 K 以及反相清零设置为高电平(5V)、因此触发器应在时钟上切换输出。
但是… 引脚3上触发器的输出信号响应不是预期的。 在时钟信号的负边沿上、输出应该切换。 黄线(请参阅附件)显示了触发器产生的输出信号。 有时、切换会按预期在时钟的负边沿发生反应。 有时、它对负边沿信号完全没有反应。 有时切换是在时钟的正边沿上完成的、不应执行。
翻转器似乎在时钟信号边沿随机重新缩放。 我已经更换了触发器芯片和 TLC272CDR。 这没有帮助、看起来我犯了一个设计错误。
我出了什么问题？
此致、
Alex 
