请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：SN54LVTH162244 大家好、
需要您在这方面的专业知识。 我们知道、不建议使用 SN54LVTH162244的输入上拉/下拉电阻器、因为总线保持电路会将器件置于有效逻辑状态。 但是、向 SN54LVTH162244的输入添加上拉电阻可能会带来什么影响？
询问这一点、因为我们的客户目前正在使用 JTAG 调试电路板、其中进入 SN54LVTH162244的输入信号通过电阻器拉高至3.3V Vcc。 然而、它们运行在0.9V 的输出上、这使它们怀疑总线保持电路是否以某种方式被锁存为低电平。
是否可以默认将 SN54LVTH162244输入置于高电平？ 如果是、建议采用哪种配置？ 通过选择一个能够驱动足够电流来覆盖总线保持的电阻是否有可能实现这一点？
提前感谢！
此致、
Jejomar
