This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SN74AVC16244:缓冲器+电平位移配置

Guru**** 2510095 points
Other Parts Discussed in Thread: SN74AVC16244, SN74AUC16244

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/876413/sn74avc16244-buffer-level-shift-configuration

器件型号:SN74AVC16244
主题中讨论的其他器件: SN74AUC16244

大家好、

您能否帮助确认此设计是否可行? 谢谢!

当前的 SOC I/O 为3.3V、需要提供给两个器件、
LCD I/O 为1.8V、另一个 I/O 为3.3V (如下图所示)
如果我们使用 VCC = 1.8V 和3.3V I/O 输入的 SN74AVC16244、我们是否会获得1.8V 逻辑输出?

此致、
Sam Ting

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    是的;具有可过压输入的缓冲器可用于像这样降压。

    (第一个缓冲器可以替换为速度更快、价格更便宜的 SN74AUC16244。 第二个缓冲器有许多可能的替代方案、具体取决于所需的速度。)