• 状态 Resolved
  • 已锁定 已锁定
  • 回复 1 回复
  • 订户 0 订户
  • 视图 151 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SN74LVC1G11-EP：SN74LVC1G11-EP

admin
Guru**** 2380860 points
Other Parts Discussed in Thread: SN74LVC1G11-EP
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/881450/sn74lvc1g11-ep-sn74lvc1g11-ep

器件型号：SN74LVC1G11-EP

您好！

 

我们 使用单路3输入正与门 SN74LVC1G11-EP。 我们需要确保其输出在上电和断电期间保持为0。

在上电期间，输出是否会被 IC 暂时驱动为高电平？ 高达多少电压？

下拉是否会使输出保持低电平并避免此问题？

在断电期间，IC 是否可以暂时将输出驱动为高电平？ 高达多少电压？

下拉是否会使输出保持低电平并避免此问题？

 

谢谢、此致、

Annaïs μ A

  • 0
    TI__Guru**** 2380860 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好！

    在上电期间，输出是否会被 IC 暂时驱动为高电平？ 高达多少电压？

    是的、在这种情况下、数据表不能保证加电期间的输出条件。 输出电压将与 VCC 电压相同。

    下拉是否会使输出保持低电平并避免此问题？

    如果器件尝试将输出驱动为高电平、它将这样做。 该器件上没有使能引脚、可将输出保持在高阻态

    在断电期间，IC 是否可以暂时将输出驱动为高电平？ 高达多少电压？

    与加电类似、输出可能会发生变化、具体取决于 Vcc 电压。 例如、如果 Vcc 为1.65、则输出将为1.65。

    谢谢！

    卡兰