我想回顾我之前的主题、这个主题从未解决过;不幸的是、我在一段时间内无法处理这个项目、所以这个主题同时被锁定、所以我要启动一个新的主题。 原稿 在这里。
为了回答迪伦在上一篇文章中提出的问题、MODE 引脚确实保持不变、 至于输出保持低电平与输入频率之间的关系、例如、我可以给出29.9kHz 输入导致输出保持低电平的时间为355ms、大概为10600个周期(29.9kHz x 355ms)。
为了阐明我的设计目标:我的最大输入频率为154kHz、我要更改卡纸输入的最大速率约为100Hz。
通过我的测试、我观察到我限制卡塞输入变化速率的较慢和较慢、冻结的频率似乎较低。 但是、我仍然观察到它冻结的情况、即使最快的变化卡纸输入是大约55ms (甚至这种情况也不是定期变化、而是偶尔变化)。 因此、遗憾的是、对于卡纸输入、我远没有达到目标"刷新率"。
我想知道的一件事是、我 一次更改多个卡纸输入是否也可能 导致甚至导致此问题? 当卡纸输入更新发生时、我会很快地逐个更新所有输入(我尚未测量延迟、但我认为应该小于50us)。 我想知道、在研究级联卡纸输入更新时是否有任何好处;例如、如果我在更改卡纸输入之间插入了1ms 的延迟。 我有8个要更新的输入、因此我仍然可以在~8ms 内执行更新、从而实现我的目标。 但是、如果此问题的根本原因是 任何卡纸输入变化过快、那么这实际上会使问题变得更糟。
如果您对可能导致此问题的原因有任何进一步的了解、并建议您尝试什么、我们将不胜感激!