[参考译文] 推荐的 PLL IC

admin

Guru**** 1807890 points

Other Parts Discussed in Thread: SN74LV4046A, LMK5C33216

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/967393/recommended-pll-ic

主题中讨论的其他器件：SN74LV4046A、 LMK5C33216

您好、先生、

客户正在寻找 PLL IC、它可以获取288kbps 的输入(线路速率)并为我们的内部定制设备提供256kbps 的锁定输出。

他还在寻找具有 VCO 的多通道锁相环。

他拥有八个不同的时钟输入和八个不同的锁定(VCO 输出)时钟输出、可用于我们的定制通信板。

因此、他需要使用8个 IC 的 SN74LV4046AD、我们希望将其最小化。

因此、请推荐所需的 IC、以满足我们对具有 VCO 的多通道锁相环的要求。

实际上、他发现自己的 IC 可以满足一个目的、但我正在寻找多通道。
即多通道 PLL IC

有什么建议吗？

谢谢。

此致、

4 年多前

0 admin 4 年多前

TI__Guru**** 1807890 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、FRANK1、

我们绝对没有任何器件具有八个时钟输入、八个单独的 PLL、它们可以在同一器件上以288kHz 输入运行。 SN74LV4046A 等低频 PLL 都是单 PLL 电路。确实存在 PLL 计数更高的器件、但通常只接受一个基准输入并从它们生成多个时钟输出。我们的大多数多 PLL 器件旨在用于高频运行(>10MHz)、或者在满足客户要求时具有明显的超性能。

与典型的微控制器或 FPGA 时钟相比、256Kbps 是低频。如果某些边沿抖动是可以接受的、即只有频率精度很关键、那么这是一个问题、可以通过单个具有8个计数器和*8 /9块的 FPGA 轻松解决。

此致、

0 admin 4 年多前

TI__Guru**** 1807890 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好 Derek，

感谢您的回答。

正如您所建议的、我们实际上在处理单个 FPGA 和八个 SN74LV4046A PLL。

但是、由于我们的输入频率非常低、FPGA (DPLL)上无法实现"使用八个计数器和* 8 /9个块"

即288 kbps (< 5MHz)。因此我们必须使用 PLL IC。即使是两个具有两个 VCO 输出的输入时钟信号 PLL、我们也会优化电路板。

谢谢。

0 admin 4 年多前

TI__Guru**** 1807890 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好 FRANK1、

如果您的抖动要求不是很严格、您的"DPLL"可以像计算从288kHz 时钟的一个边沿到下一个边沿的 FPGA 振荡器周期数一样简单、将该速率乘以8/9、并从相应数量的 FPGA 振荡器周期中重现近似的256kHz 输出信号。这将平均保持频率精确、因为您将在输入周期内持续更新每个时钟、但相位误差受 FPGA 振荡器周期的限制；可以使用更快的 FPGA 振荡器或使用 FPGA PLL 来增加测量288kHz 信号周期的计数器的时钟速率、从而减小相位误差。

如前所述、没有其他具有多个输入的 PLL 可以在288kHz 输入下运行、对于该应用而言、这些 PLL 的功能不是很突出。最接近的选择是 LMK5C33216等网络同步器产品系列、该产品系列具有三个 DPLL、16个输出和1500寄存器；该器件还需要外部 XO。所有其他 PLL 受最小环路带宽、分频器值或输入计数的限制。

此致、

逻辑（参考译文帖）

逻辑（参考译文帖）(Read Only)

[参考译文] 推荐的 PLL IC