• 状态 Resolved
  • 已锁定 已锁定
  • 个回复 3 个回复
  • 名订阅用户 0 名订阅用户
  • 次查看 87 次查看
  • 用户 0 名在线用户
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SN74LVC2G08-Q1：SN74LVC2G08-Q1 -高电平和低电平输入阈值

admin
Guru**** 1178510 points
Other Parts Discussed in Thread: SN74LVC2G08-Q1
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/963678/sn74lvc2g08-q1-sn74lvc2g08-q1---high-and-low-level-input-thresholds

器件型号：SN74LVC2G08-Q1

您好，

我在 项目应用中使用 SN74LVC2G08-Q1、验证时发现输出波形存在一些差异。 我提供了 IN1 = 3.3V、并在 IN2处提供了10kHz 的三角波形。 我们可以从波形中找到高电平输入电压为1.774V、低电平输入电压为1.673V。我发现这些值与数据表中提供的 VCC= 3.3V 值不同。请解释偏差。

  • 0
    TI__Guru**** 1178510 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    TI 保证将高于 VIH (2V)的任何电压读作高电平、将低于 VIL (0.8V)的任何电压读作低电平。 这些阈值之间的任何电压都无法保证。 此行为符合规范。

    该三角波形 Δt Δv Δ V/Σ 限制。 请参阅 [常见问题解答]慢速或浮点输入如何影响 CMOS 器件？

    您必须确保另一个和门的输入具有有效的逻辑电平。

  • 0
    TI__Guru**** 1178510 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    大家好、Clemens、  

    感谢您的回复。

    您能不能告诉我输入可以以多大的频率运行。 我看到数据表中提到的输入转换速率为10ns/V

    我提供的 Vcc=3.3V。 根据我的理解、最小输入频率为1/30nS = 33.3MHz

    我是对的吗？

  • 0
    TI__Guru**** 1178510 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    对于数字信号、Δt μ Δv 限制与频率无关；它描述了边沿必须有多快。 没有最小输入频率。 最大值受输出限制、在 CL = 50pF 时为87.5MHz (175Mbps)。

    对于这样一个永远不会保持在 VCC 或 GND 上的模拟信号、您确实必须使频率足够高、使斜率足够陡。 一个周期内有两个边沿、因此三角波的最小频率为15.15MHz。

    慢速边沿是禁止的、因为它们会导致大幅增加的功耗和可能的振荡、但您仍然能够测量开关阈值。