This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SN54LVTH162244:SN54LVTH162244总线保持

Guru**** 2577385 points


请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/963399/sn54lvth162244-sn54lvth162244-bus-hold

器件型号:SN54LVTH162244

大家好、

我的客户有以下问题、您能帮您解决吗?  

I) OE 为高电平(即禁用)时、输出是否浮动?  
II)总线保持是否仅用于避免54LVTH162244的悬空输入?  当器件被禁用时、我们是否应该计划额外的上拉电阻、以确保连接到同一器件的 I/O 器件不会悬空?  了解54LVTH162244的输出永远不会悬空、OE 是启用还是禁用是正确的?

提前感谢您的支持。  

此致、Shinu  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Shinu、

    i)输出将为高阻态、但总线保持电路将线路保持在有效逻辑状态。

    ii)总线保持可消除总线中的浮动节点、不建议将上拉和下拉结合使用。 您的理解是正确的。