This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SN54LVTH162244:我的设计的设计帮助

Guru**** 2577385 points


请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/957353/sn54lvth162244-design-help-for-my-design

器件型号:SN54LVTH162244

您好、先生、

我对以下器件感到关切。

54LVTH162244和54LVTH162245

处于保持状态时、1V 在其数据输入端的影响是什么?

由于1V 出现在读取/写入周期之后、因此在该状态下无需发出低电平或高电平信号。
问题在于器件可能会在长期应用中消耗高电流或影响其可靠性。

等待您的建议。

谢谢。

 

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    唯一可能的问题是功率耗散。

    1V 听起来像是预充电。 该电路是否具有足够的驱动强度来克服 II (HOLD)? 我怀疑 LVTH 的总线保持电路更强、电压实际上不会是1V